Буферное запоминающее устройство

) 499587 ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕИЛЬСТВУ Сова Советских Социалистических Республик(31) ПВ 977-7 асударствениый комитеСовета Министров СССРпо делам изооретекийи открытий(088,8) ллетень1.76. ковано Дата опубликования описа 03.01.7 72) Автор изобретения Иностранец Ярослав Мкривичка(ЧССР) Иностранное предприятие Вызкумны Устав Математицких Стро(71) Заявите 54) БУФЕРНОЕ ЗАПОМИН УСТРОЙСТВО деиствует.ствует конПредложение относится к области вычислительной техники и применяется, в частности, для строчного печатающего устройства в качестве приспособлений для выходных данных цифровых вычислительных машин.Строчные печатающие устройства или другие вспомогательные приборы машин для обработки данных, как правило, оснащаются собственным буферным запоминающим устройством. Емкость такого запоминающего устройства соответствует типу прибора: у строчных печатающих устройств она, как правило, равна объему одной строки. Подобные буферные запоминающие устройства могут работать по различным принципам и могут быть различных типов. Одно из известных типов устройств представляет собой дроссельное запоминающее устройство с совпадающим выбором.Известно буферное запоминающее устройство, содержащее оперативный запоминающий блок, выходы которого через схему совпадения и блок временной развертки соединены с соответствующими входами блока усилителей мощности, и регистр адреса, вход которого через схемы И соединен с блоком управления.Известные конструкции имеют два недостатка, Первый состоит в том, что при печатании содержимое запоминающего устройства 2стирается, и оно уже больше неВторой недостаток в том, что отсуттроль работы устройства.Надежность работы устройства повышает ся за счет того, что в буферное запоминающее устройство введены контрольный регистр и контрольный блок, один из входов которого соединен с выходом блока усилителей мощности, второй - с выходом блока управления, 10 а остальные - с соответствующими выходами регистра адреса, один из выходов контрольного блока через контрольный регистр соединен с соответствующим входом блока управления, а остальные - с соответствующими 15 входами оперативного запоминающего блока.Предложенное устройство изображено начертеже, где 1 - оперативный запоминающий блок, 2 - схема совпадения, 3 - блок временной развертки, 4 - блок усилителей 20 мощности, 5 - регистр адреса, 6 - контрольный регистр, 7 - блок управления, 8 - блок выборки, 9 - контрольный блок.Устройство работает следующим образом.Из цифровой вычислительной машины в 2 Б оперативный запоминающий блок 1 поступает информация, которая записывается в запоминающее устройство с помощью временных импульсов блока управления 7 через регистр адреса 5. Выход запоминающего блока 1 соз 0 единен со схемой совпадения И 2, на котоктор Н, Ау Тираж 723Комитета Совета Министров СССРбретений и открытий.35, Раушская иаб., д. 4/5 аказ 3593ЦНИИП Изд. Мф 1064сударственного по делам из035, Москва, Ж писное МОТ, Загорский филиа 3рую поступает информация с блока выборки 8. С выхода схемы совпадения 2 в случае совпадения сигналов поступает команда на исполнительное устройство, например, на блок усилителей мощности, через блок временной развертки 3, преобразующий информацию из последовательного кода в параллельный. С блока усилителей мощности 4 контрольные сигналы поступают на контрольный блок 9 оперативного запоминающего блока. Как только контрольный блок заполнится информацией, через контрольный регистр 6 поступает сигнал на блок управления 7 об окончании печати, Далее процесс повторяется,Формула изобретенияБуферное запоминающее устройство, содержащее оперативный запоминающий блок, выходы которого через схему совпадения и блок временной развертки соединен с соответствующими входами блока усилителей мощности, и регистр адреса, вход которого через схе мы И соединен с блоком управления, отличающееся тем, что, с целью повышения надежности устройства, в него введены контрольный регистр и контрольный блок, один из входов которого соединен с 10 выходом блока усилителей мощности,второй - с выходом блока управления, а остальные - с соответствующими выходами регистра адреса, один из выходов контрольного блока через контрольный регистр соединен с 15 соответствующим входом блока управления, аостальные - с соответствующими входами оперативного запоминающего блока.