Управляемый делитель частоты

ОП И1 4912 тт 5 Союз Советских Сооналнстическнх Ресвублик(23) Приоритет -Опубликовано 05.11.75, Б 1 о Государственный комнте Совета Министров СССР но делам изобретений(ОЗ) Ъ ДК 621.34.4(54) УПРАВЛЯЕМЫЙ ИТЕЛЬ ЧАСТОТЫ ие относится к автоматике, изехнике и радиотехнике. Управель частоты может быть испольойствах регулирования скорости ктроприводов, в измерительных ческих устройствах, где требует- коэффициента деления частоты бо фиксированное значение коелеция ца любое четное или нераз с достаточно высокой его о при изменении ванешцих факИзвестен управляемый делитель частоты, содержащий управляющий триггер, выходы которого соединены 1 ерез разрядные устройства со входами блоков интегрирующих конденсаторов, другие входы которых соединены с выходами зарядных устройств, а выходы - со входами схем сравнения.Цель изобретения - повышение стабильности коэффициента деления.В .пр едл а гаем ый делитель частоты введены две схемы совпадения, одни, входы которых подключены к,выходам схем сравнения, другиек клемме источника,сихронизирующих импульсов, а выходы - ко входам управляощсго триггера.На чертеже представлена блок-схема устройства. Изобретенмерительнойляемый делизовян в устрвращения элеи радиотехцися,изменениеим,пульсов лиэффициецта дчетное числостабильностыторов. Ъ прявл яем ьй делитель 1 я сто ты в ь Полси ня мультцзиОрято 1,е,дят блоки и;тегрцрующих ко дс;1:ятороц 1 и 2, схемы сравнения 8 и 4 напряжений с блоков интегрирующих конденсаторов и входных УИРЯвлЯОшт 1 х,цапР 5 Жсн 1 Г ц с 1 е (клеммы О и о), зарядные устройства 7 и 8 блоков интегрирующих коцдецсяторов от входных управляющих напряжений Г; и Г.; (клеммы 9 и 10), управляОщий тр;1 ггср 11разряд- :,е устро 1 Ства 12 ц 8 блоков 1: .:. р;р;О- щих конденсаторов. НЯ вход каждой пз схем совпадения 14 и 15 поступяОт сигналы входных синхр онцзируюгцпх ц м пул ьсо в:. я стотой Р (клемма 16) и:игнялы со схл с;1 в.ения 3 и 4. Работает упрагляемыц делитель слояхощим образом,При устяцовке уцравля 1 О 1 цсго триггера 11В такое состояние, при котором сцг 1 я; с него поступает на разрядное устрой:тво 12, блок тнтегрцрующих конденсаторов 1 разряжается до исходного пулевого состоя:1;я, Я блок ццтегрируощих кодецсяторов 2 зяряжяетс 51 че- ."5 рез зарядное устройство 8 от вход;ого напряжения с 1. Когда иляпряжение ця озоне интегрирующих конденсаторов 2 достигает уровня Ьа, со схсмы срав:1 е:1:я 4 постхпяет сцг:ял ца схему совпадения 15, и при по.туплсции зо на вход по:ледцсй очсрсдного цм:тлься ча491215 Г стотой 1 выходной импульс схемы совпадения 15 перебрасывает триггер 11,в противоположное состояние.В этом, состоянии, сигнал с триггера 11 поступает ца разрядное устройство 13 для восстановления исходного состояния блока интегрирующих конденсаторов 2, а блок интегрирующих конденсаторов 1 заряжается от входного напряжения через зарядное устройство 7 до уровця нанр 51 жсния. С момецта равиства напрякений на блоке интегрирующих кондецсаторов 1 и входцого управляющего напряжения У, со схемы сравнения 3 поступает сигнал ца схему совпадения 14, и при поступлении на последнюю очередного импульса частоты Р выходной импульс схемы совпадения 14 вновь изменяет состояние триггера 11. с 1 астота выходного яапрякения управляемого делителя частоты с выхода триггера 11 кратна частоте входных импульсов Р. Коэффициент деления зависит от управляющих напряжений Ь - У 4. Еогда входные напряжения Уз и Ь преобразуются зарядными устройствами 7 и 8 в пропорциональные токи заряда блоков конденсаторов 1 и 2, коэффициент деления обравно пропорционально зависит от напрякений У, и У при постоянных входных напряжениях У и 0, При постоянных входных напряжениях У, и У,коэффициент деления прямо,пропорционально зависит от входных напрякРнии У 1 и У 2. Предмет изобретения Управляемый делитель частоты, содеркащий управляющий триггер, выходы которого соединены через разрядные устройства со входами блоков интегрирующих конденсато ров, другие входы которых соединены с выходами зарядных устройств, а,выходы - со входами схем сравцения, от,тчаошийся тем, что, с целью, повышения, стабильности коэффициента деления, в него введены две схемы 20 совпадения, одни входы которых подключенык выходам схем сравнения, другие - к клемме источника синхронизирующих импульсов, а выходы - ко входам управляющего триггера.