Делительное устройство

ОПИСАНИЕ ИЗОБРЕТЕ Н ИЯ 1 482769 Союз Советских Социалистических РеспубликЕТЮЙЬ СТВО ВтОРСХОмУ С онолнительное к авт. нд-ву -22) Заявлено 11.07,74 (21) 204367618-24 51) М. Кл, О 06 я 7/1 6 06) 3/Оси М с присоединением за осударственный комите Совета Министров СССР по делам изобретений 23) П ите УДК 681.3(088,8) бликовано 30.08.75. Бюллетень М 32 и открыт та опубликования описан(72) Авторы изобретения В, Б. Смолов, Ю. Ф. Мухопад и В. А. МолодкинНовосибирский электротехнический институт свя(54 2а опорного напдинены с допо,ределения знасо знаковымии делителя.дена блок-схем Изобретение относится к вычислител технике и может использоваться для пост ния аналого-цифровых специализирова вычислителей для управляющих устройств рокого применения.Известны делительные устройства, со жащие регистры делимого и делителя и рицы ключевых элементов и резисторов.Такие устройства имеют методическую грешность, так как напряжение на их в де определяется зависимостью ьнои роенных шиусилителя и ис клеммы которог . введенным бло последнего соед регистров делиНа чертеже гаемого устройс точник о сое ком оп инены мового приве тва. ряжения, нительно а, входы входами ер- атпредлаУстройств регистр 2 дел ментов, матри усилитель 5, и блок 7 опредепо- хосодержит реги ителя, матрицу цу 4 резисторов сточник 6 онори ления знака,стр 1 делимого,ключевых элеоперационный ого напряжения,аОаа+О ения этой погрешности обычно искомпенсационно-мостовые схемы цифро-аналоговых делителей наОднако компенсационно-мостовые ржат устройства уравновешивания, ающие быстродействие делительвого управляемого сопротивления.повышения точности и быстродейедлагаемом устройстве выходы релимого и делителя подключены к равления матрицы ключевых элеединенной с матрицей резисторов, клеммы которой соединены с вхоительно введенных операционного Для устранпользуютвключенияпряжения.схемы содерезко снижного цифроС цельюствия в пргистров девходам упментов, совыходныедом допол 15 Кодовые выходы регистров 1 и 2 делимогои делителя соединены с входами управления матрицы 3 ключевых элементов, сопряженной с матрицей 4 двоична-взвешенных по двум координатам постоянных резисторов. Выходные 20 клеммы матрицы резисторов соединены с входом введенного дополнительно операционного усилителя 5 и управляемого источника 6 опорного напряжения, Клеммы управления полярностью выходного напряжения источника 6 25 соединены с дополнительно введенным блоком 7 определения знака, вход которого соединен со знаковыми триггерами регистров 2 н 1 делителя и делимого,Таблица весов резисторов матрицы 3 име- ЗО ет видРедактор Е. Караулова Корректор Е. Хмелева Заказ 163 Изд.1743 Тираж 679 ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушскан наб., д. 4/5Подписное МОТ, Загорский филиал где р и д - числа разрядов регистров операндов,Каждая ветвь матрицы 4 резисторов вместе с присоединенными к ее элементам ключами из соответствующей ветви ключей матрицы 3 образует цифро-управляемое сопротивление, и ветви матрицы 4 включены в двухполюсную схему, включенную последовательно с источником 6 во входную цепь операционного усилителя 5. Вход управления полярностью источника 6 соединен с выходом блока 7 определения знака результата деления, входы которого связаны со знаковыми триггерами регистров 1 и 2 операндов.Под действием сигналов кодов операндов Уь У 2 коммутируются ключи матрицы 3, подключая во входную цепь усилителя 5 соответствующие резисторы матрицы 4 с весами (2) так, что проводимость входной цепи определится по формуле Если в цепи обратной связи усилителя 5 установлен постоянный резистор с проводимостью Уо, то выходное напряжение на выходе 8 делительного устройства имеет вид где знак зависит от соотношения знаков кодов 5 Жь Ж 2 и вырабатывается блоком 7 по сигна.лам знаковых триггеров входных регистров 1 и 2.Из сравнения (1) и (4) следует, что предлагаемое устройство не имеет методической 1 О погрешности; это выгодно отличает его от аналогичных известных устройств.Быстродействие предлагаемого делительцого устройства определяется рабочей полосой ключей (2 - 4 ггц для МОП-ключей) матрицы 15 3 ключевых элементов и полосой операционного усилителя 5 (до 1 ггц для монолитного кремниевого ОУ). Предмет изобретения 20 Делительное устройство, содержащее регистры делимого и делителя и матрицы ключевых элементов и резисторов, отличающееся тем, что, с целью повышения точности и быст.родействия, выходы регистров делимого и де лителя подключены к входам управления мат.рицы ключевых элементов, соединенной с матрицей резисторов, выходные клеммы которой соединены с входом дополнительно введенных операционного усилителя и источника опорно го напряжения, клеммы которого соединены сдополнительно введенным блоком определения знака, входы которого соединены со знаковыми входами регистров делимого и делителя.