Устройство кадровой синхронизации

Й Е 0 П ИЗО 476704 юз Советски ациалистичес РЕТЕН стбли АВТОРСКОМУ СВИДЕТЕЛЬСТВ 1) Дополнительное и свид 22) Заявлено 05.01,73 21) 187535426-9 51) Ы. 4 п 50 а я вд че присоедлнешем омитет осударствеииь овета Минист 3) Приори т Бюллетень х,Опубликовано 05,07.7 53) УДК 621,397,3(088.8) по делам изобретении и открытийДата опубликования описания 30.10.7 Авторыизобретени ельбштейн, Н. А. Карговский, А. И. Козлов и П. А. Курячьев 1) Заявитель 54) УСТРОЙСТВО КАДРОВ И НХРОН ИЗАЦИ Изобретение относится к телевидсншо.Известно устройство кадровой синхронизации, содержащее блок сравнения, один вход которого подключен к блоку эталонного синхрокода, а другой - к регистру сдвига, на один из входов которого;одается видеосигнал, а на другой - импульс синхронизации. Один выход блока сравнения подсоединен ко входу регистра памяти, другой через блок у:равлеия - к одному входу фазируемого делителя и к одному входу схемы переноса, причем импульсы кадровой синхронизации подаются на второй вход фазируемого делителя, с выхода которого импульсы подаются на второй вход схемы переноса, выход которой подключен ко входу регистра памяти.Цель изобретения - улучшение синхронизации.Предлагаемое устройство отличается тем, что выходы блока сравнения поразрядно соединены со входами регистра памяти, а выходы регистра памяти и вторые выходы блока сравнения подключены ко входам блока управлсния через сумматоры.Блок-схема устройствазображена на чертеже.Выходы регистра сдвига 1 соединены со входами блока сравнения 2, вторые входы которого подключены к блоку эталонного синхрокода 3. Выходы блока сравнения 2 соединены с сумматором -1, выход которого соединен с одним пз входов блока управления 5. Кроме тоо, выходы каждого разряда блока сравнения подключены ко входам регистра памяти б, уп равляющпй вход которого соединен с выходомсхемы переноса 7, Выходы регистра памяти сосдшены со вторым сумматором 8, сигнал с которого:одастся на блок управления 5. Сигнал с блока у;равленпя подается на управляо ющий вход фазпрусмого делителя 9 и на схемупереноса. Выход фазпруемого делителя соединен со вторым входом схемы переноса. Импульсы кадровой синхронизации снимаются с выхода делителя 9.5 Устройство работает следующим образом.Гругозо видеосигнал, содержащий в потоке информационных символов и-разряднье коды синхронизации, поступает на регистр сдвига 1, у:равляемый импульсами символьной 20 синхронизации, Сигнал с сумматора 4 имеетступенчатую форму, максимальная амплитуда его соответствует моменту полного совпадения эталона и схрокода. Этот сгнал в оло:.е 5 сравнивается с сигналом с сумматора 8, ана логи но;о сумматору 4. Сигнал на выходе блока управления появляется только в случае превышснпя сигналом с сумматора 4 сигнала с сумматора 8. Он записывает сигнал с блока сравнения в регистр памяти для последующе 30 го анализа.476704 оставитель А. Максаковхред Л, Казачкова Корректоры: Е. Давыдкини Л. Корого Редактор Б. Федото Тирак 740комитета Совета Министретений и открытийРаугпская наб., д. 415 Изд. Мо 904 сударствепног по делам изо Москва, )Каказ 2683/17 ПодписноеСССР П ипографин, пр. Сапунова,Эта величина является новым значением величины порога для блока управления 5. Такое управление величиной порога способствует повышению надежности синхронизации при малых отношениях сигнал/шум на входе устройства. Сигнал с блока управления, кроме того, фазирует делитель 9, который защищает устройство от кратковременных пропаданий синхрокодов на входе,Предмет изобретенияУстройство кадровой синхронизации, содержащее блок сравнения, один вход которого подключен к блоку эталонного синхрокода, а другой - к регистру сдвига, на один из входов которого подается видеосигнал, а на другой - импульс синхронизации, один выход блока сравнения подсоединен ко входу регистра памяти, другой через блок управления - к одному входу фазируемого делителя и к одному входу схемы переноса, причем импульсы кадровой синхронизации подаются на второй вход фазируемого делителя, с выхода которого импульсы кадровой синхронизации подаются на второй вход схемы переноса, выход которой подключен ко входу регистра памяти, о т л ич а ю щ е е с я тем, что, с целью повышения надежности синхронизации, выходы блока сравнения поразрядно соединены со входами регистра памяти, а выходы регистра памяти и вторые выходы блока сравнения подключены ко входам блока управления через сумматоры,