Логический элемент
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 459856
Автор: Мальцев
Текст
О П И С А Н Й ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(22) Заявлено 24.01,72 (21) 1743227/26-9с присоединением заявки1) М, Кл, Н 031 с 19/2 Государственный комитет Совета Министров СССР ло делам изобретений 32) Приоритетпубликовано 05,02.75, Бюллетеньата опубликования описания 24,03, Мальце 1) Заявител 1) ЛОГИЧЕСКИЙ ЭЛЕМЕН входом схемы сравнения с нулевым уровнем б, Выход интегратора 1 соединен со входом схемы сравнения с нулевым уровнем 5. Выходы схем сравнения подключены к выходным шинам 7, 8 блока управления исполнительным механизмом.Работает логический элемент следующим образом. На выходе интегратора 1 образуется сигнал Х, а на выходе интегратора 2 - сигнал Х. Пусть интеграторы работают в ускоренном масштабе времени относительно управляемого объекта, Выбор управления по знаку производится обратным знаку Х. Начав интегрировать с начальными условиями в точке 9 (фиг. 2), фазовая траектория пересекает ось Х, т. е. вырабатывается сигнал Х = О, Назовем этот сигнал Неверно. Это говорит о том, что требуемое управление должно быть 1, В точке 10 (см, фиг. 2) фазовая траектория пересекает не ось Х, а ось Х, т. е. вырабатывается сигнал Х=О, Это значит, что предположительное управление выбрано верно, и сигнал можно назвать Концом анализа. Если сигнал проверки поступает с большой частотой, можно ожидать, что точка 9 и 10 будут близки друг от друга, и момент смены знака управления будет оп рсделен с большой точностью. лемент можении различ чески и и пост спользоправлеыть схез ван нпя Известны логические элементы, содержащие два интегратора, подключенных к выходным шинам датчиков сигналов, и две схемы сравнения с нулевым уровнем, выходы которых подключены к выходным шинам блока управления исполнительным механизмом.Цель изобретения - повышение быстродействия процесса управления - достигается тем, что интеграторы предлагаемого логического элемента соединены последовательно, выход второго интегратора соединен со входом первого и входом одной из схем сравнения с нулевым уровнем, а выход первого интегратора подключен ко входу другой схемы сравнения с нулевым уровнем,На фиг. 1 представлена блок-схема логического элемента; на фиг. 2 показано, как происходит выбор управления логическим элементом.Логический элемент состоит из последовательно соединенных интеграторов 1, 2, подключенных к выходным шинам датчиков сигналов 3, 4, и двух схем сравнения с нулевым уровнем 5, 6, Выход интегратора 2 соединен со входом интегратора 1 и одновременно со уеесоюзнр.л "ти: 459856л е е Конецанапиза Составитель А, Туляков тор Б. Федото рректор рло ехред Л, Морозо ПодписноСР Тираж 902Совета Министровоткрытийнаб., д, 45 Заказ 6 Изд. Ло 373 НИИПИ Государственного комитета по делам изобретений Москва, Ж.35, РаушскаяСапунова, 2 пография,Прел.тет изобретения Логический элемент, содержащий два интегратора, подключенных к выходным шинам датчиков сигналов, и две схемы сравнения с нулевым уровнем, выходы которых подключены к выходным шинам блока управления исполнительным механизмом, о т л ич а ю щ и й с я тем, что, с целью повышения быстродействия процесса управления, интеграторы соединены последовательно, выход второго интегратора соединен со входом пер вого и входом одной из схем сравнения с ну.левым уровнем, а выход первого интегратора подключен ко входу другой схемы сравнения с пулевым уровнем,
СмотретьЗаявка
1743227, 24.01.1972
ПРЕДПРИЯТИЕ ПЯ А-3573
МАЛЬЦЕВ ВЛАДИМИР НИКОЛАЕВИЧ
МПК / Метки
МПК: H03K 19/20
Метки: логический, элемент
Опубликовано: 05.02.1975
Код ссылки
<a href="https://patents.su/2-459856-logicheskijj-ehlement.html" target="_blank" rel="follow" title="База патентов СССР">Логический элемент</a>
Способ сравнения уровней составляющих двухчастотного суммарного сигнала
Номер патента: 292125
Опубликовано: 01.01.1971
Автор: Азриель
МПК: G01S 1/14
Метки: двухчастотного, сигнала, составляющих, сравнения, суммарного, уровней
...содержащий сумму двух исходных,напряжений с частотой, например 90 и 150 гц, подается на детектор 1. Селективный усилитель 2 выделяет напряжение разностной 20 частоты 60 гтрк, которое затем проходит подвум одинаковым каналам, содержащим аттенюаторы 8, 4 и фазовращатели 5, б. С выходов каналов напряжения разностной частоты поступают на детекторы 7, 8, на которые по даются также напряжения суммированныхсигналов.Спектр частот, возникающий на выходах детекторов в результате смешивания, воздействует на селективные усилители 9, 10, один из 30 которых настроен на частоту исходного напря292125 Предмет изобретения ику 50. Бб/ ы юпИ б Составитель А. Цофин актор В. С. Левитов Текред А. А. Камышникова Корректор Т. А. УманЗаказ 351719...
Устройство фиксации момента прохождения входным сигналом нулевого уровня
Номер патента: 1725374
Опубликовано: 07.04.1992
Автор: Питутин
Метки: входным, момента, нулевого, прохождения, сигналом, уровня, фиксации
...входу второго компаратора 6.На фиг.2 изображены входной сигнал 15, инвертированный входной сигнал 16, положительный опорный сигнал+ О 17, отрицательный опорный сигнал-О 18, выходной сигнал 19 первого компаратора 1, выходной сигнал 20 третьего компаратора 13, выходной сигнал 21 элемента И 14, выходной сигнал 22 второго компаратора 6 выходнОЙ сигнал устрОЙствд) выходнОЙ сигнал 23 триггера 8,Устройство работает следующим образом.Входной сигнал 15 через входную шину 2 поступает на второй вход первого компаратора 1, второй вход третьего компаратора 13. первый вход второго компаратора 6 и вход инвертора 7. В первом компараторе 1 входной сигнал 15 сравнивается с опорным сигналом 17, поступающим с источника 3 напряжения, резисторов 4 и 5,...
Измерительный преобразователь с частотным выходным сигналом
Номер патента: 1328939
Опубликовано: 07.08.1987
Авторы: Бучма, Мокренко, Мычуда
МПК: H03M 1/50
Метки: выходным, измерительный, сигналом, частотным
...Р-триггера 9своим сигналом разрешает счет счетчику 7 импульсов, а сигнал с прямоговыхода Р-триггера 9 замыкает ключ 4и ток генератора 3 тока подводитсяк входу интегратора 1, обеспечиваявозврат интегратора 1 в исходное состояние, Когда счетчик 3 заполняется,импульс переполнения его возвращаетР-триггер 9 в исходное состояние(логический нуль на прямом выходе ).Далее процесс повторяется.Периоды повторения Т выходныхимпульсов известного преобразователя могут отличаться друг от другапри неизменном входном сигнале навеличину периода повторения Т , тактовых импульсов на тактовом входеО-триггера формирователя временногоинтервала, поскольку срабатывания,компаратора происходят несинхроннос тактовыми импульсами, В результате при измерении частоты...
Вероятностный интегратор
Номер патента: 1667064
Опубликовано: 30.07.1991
МПК: G06F 7/70
Метки: вероятностный, интегратор
...нения ц, Напряжение с выхода блока 11вычитания поступает на вход блока 6 вычитания.Блок 6 работает, непосредственно реализуя вычисления в соответствии с указанным выражением.. Случай запрещения метода статистиче- аналогового блока памяти и выходом второских испытаний и разрешения знакового ме- го блока усреднения, являющимся выходом тода наступает приусловии г 1-Я 1 1Ар 1 /2. интегратора, выход генератора тактовых Приэтомнавходпервыйблока 1 черезключ импульсов соединен с синхровходами пер под управлением сигнала, вырабатывае ваго и второго аналоговых блоков памяти, могосвыходаблока 14,поступаетнапряжение вход обнуления второго аналогового блока с выхода блока 9, равное величине центриро- памяти и вход задания начального значения вания...
Устройство цифрового задания трехфазного напряжения
Номер патента: 621090
Опубликовано: 25.08.1978
МПК: H03K 13/20
Метки: задания, трехфазного, цифрового
...Старший разряд 10 реверсивного счетчика 8 выполняется с основанием И =6.Устройство работает следующим образом.Счетчик импульсов 2 непрерывно суммирует импульсы стабильной частоты 1СО П В г., При этом на выходах счетчика 2 появляются линейно нарастающие цифровые сигналы, которые при заполнении счетчика сбрасываются в исходное нулевое состояние. Этот процесс проис.ходит непрерывно.Импульсы задания частоты выходного напряжения поступают на вход реверсивного счетчика 8, При суммировании этих импульсов на выходах младших разрядов 9 появляются линейно нарастающие цифровые сигналы. При заполнении счетчика младших разрядов 9 и сбросе в исходное состояние на выходных . шинах старших разрядов 10 появляется очередная цифра от 0" до "5, В блоке...
Предыдущий патент: Логическая дифференцирующая цепочка
Следующий патент: Триггер =типа
Случайный патент: 417291