Логическая дифференцирующая цепочка

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических республик23) При осударственный иомите овета Министров ССС по делам изобретений 53) УДК 621,3745 убликовано 05.02,75, Бюлле та опубликования описания 03.75 открытии 2) Авторы изобретения(54) ЛОГИЧЕСКАЯ ДИФФЕРЕНЦИРУЮ А Логическая дифференцирующая цепочка содержит схемы И - НЕ 1 - 6, инвертор 7, триггер разрешения 8, триггер запрета 9.Схем а работает следующим обр азом.С приходом управляющего сигнала на управляющий вход логической дифференцирующей цепочки тактового импульса по шине ТИ 1 на выходе схемы И - НЕ 2 появляется логический нуль, который перебрасывает триггер разрешения 8. Логическая единица с инверсного выхода триггера разрешения поступает на первый вход схемы И - НЕ 5, на втором входе которойзывается единица с прямого выхода тригзапрета 9. На выходе схемы И - НЕ 5 появляется нуль. Единица с инверсного выхода триггера разрешения поступаст на вход схемы И - НЕ 4. С приходом тактового импульса на шине ТИ 2 триггер запрета 9 перебрасывается, и с прямого его выхода на второй вход схемы И - НЕ 5 поступает нуль, На ее выходе появляется единица. По окончании сигнала на управляющем входе и с приходом тактового импульса по шине ТИ 1 на входе схемы И - НЕ 1 появляется нуль. Триггер разрешения 8 устанавливается в исходное положение, и с его прямого выхода на первый вход схемы И - НЕ 6 и схемы И - НЕ 3 поступает единица, На втоока 5 гераИзобретение относится к квазиэлектронной АТС и коммутаторам, а также к устройствам автоматического регулирования.Известна логическая дифференцир ующая цепочка, содержащая два формирователя, объединенных по управляющему входу через инвертор. Недостатком подобного устройства является большое количество элементов.Цель изобретения - упрощение схемы достигается тем, что управляющий вход предлагаемой логической дифференцирующей цепочки подключен к первому входу первой схемы И - НЕ и черсз инвертор - к первому входу второй схемы И - НЕ, первые входы третьей и четвертой схем И - НЕ соединены соответственно с прямым и инверсным выходами триггера разрешения, а вторые входы этих же схем подключены ко входным кле.мам тактовых импульсов, Выходл второй и четвертой схем И - НЕ соединены соответственно с инверсными входами триггеров разрешения и запрета, выходы первой и третьей схем И - НЕ подключены к прямым входам триггеров разрешения и запрета соответственно, а входы пятой и шестой выходных схем И - НЕ соединены соответственно с прямым и инверсным выходами триггеров разрешения и запрета.На чертеже прсдставлена схема устройства.ректор Л, Орлова едактор Б, федотов Изд. Ма 373 Тираж 902 сударственного комитета Совета Министров ССС по делам изобретений и открытий Москва, Ж, Раушская наб д. 45аказ 636/16ЦНИИПИ писное Типография, пр, Сапунова,рой вход схемы И - НЕ 6 поступает единица с инверсного выхода триггера запрета 9. На входе схемы И - НЕ 6 появляется нуль, С приходом тактового импульса по шине ТИ 1 на схему И - НЕ 3 на ее выходе появляется нуль, триггер запрета перебрасывается, На второй вход схемы И - НЕ 6 с инверсного выхода триггера запрета поступает нуль, на выходе схемы И - НЕ 6 появляется единица.Схема логической дифференцирующей цепочки вновь готова к поступлению сигнала по управляющему входу. Предмет изобретенияЛогическая дифференцирующая цепочка, содержащая шесть схем И - НЕ, инвертор, триггер разрешения и триггер запрета, отличающаяся тем, что, с целью упрощения схемы, управляющий вход логической дифференцирующей цепочки подключен к первому входу первой схемы И - НЕ и через инвертор - к первому входу второй схе мы И - НЕ, первые входы третьей и четвертой схем И - НЕ соединены соответственно с прямым и инверсным входами триггера разрешения, а вторые входы этих же схем подключены ко входным клеммам тактового 10 питания, выходы второй и четвертой схемИ - НЕ соединены соответственно с инверсными входами триггеров разрешения и запрета, выходы первой и третьей схем И - НЕ подключены к прямым входам триггеров 15 разрешения и запрета соответственно, авходы пятой и шестой выходных схем И - НЕ соединены соответственно с прямым и инверсным выходами триггеров разрешения и запрета.