Пересчетная схема

Союз Советских Социалистических Республик(32) ПриоритетОпубликовано 15.04.74, Бюллетень14Дата опубликования описания 11.09.74 1 00 Государственны комитет Совета Мииистрое СССР по делам изаеретекий и открытий(54) ПЕРЕСЧЕТНАЯ СХЕМА 2 тся повышение 15 Схема ппедлна на чертеже. Схема состои2 логической о из регистр атной св сдвига 1, схемы и, дешифПатоПов Изобретение относится к области автоматики и вычислительной техники и может быть использовано пПи создании синхронизаторов и генераторов кодов.Известны пепесчетные схемы, выполненные на регистре сдвига с логической обратной связью и дешифПиПующей схемой совпадения.Недостатком известных схем является то, что пПи отказах отдельных элементов возможно как пропадание выходных сигналов, так и появление ложных, так как пПи отказах отдельных элементов схемы дешифПиПуемая комбинация может появляться с ошибочным периодом.Целью изобретения являенадежности устройства.Указанная цель достигается тем, что в пеПесчетную схему введен второй дешифратор, триггер и схема И, причем входы второго дешифПатоПа соединены с выходами ПазПядов регистра, соответствующих другой кодовой комбинации, а выход его соединен со входом триггера, выход которого соединен с одним входом схемы И, другой вход котоПой соединен с выходом первого дешифПатора.агаемого устройства приведе 3 и 4, триггера 5 с раздельными входами и схемы И б.Для каждого конкретного значения тПебуемого коэффициента пересчета определенные выходы триггеров регистра 1 подключаются к схеме 2 логической обратной связи. Выходы дешифпатопов 3 и 4 подключены к соответствующим прямым и инверсным выходам регистра 1, причем оба дешифПатоПа 3 и 4 дешифпипуют соседние комбинации, отличающиеся значениями старших разрядов Пегистпа 1. Соседними комбинациями являются комбинации, соответствующие состояниям регистра 1 в двух следующих друг за другом тактах. Выход дешифпатопа 3 подключен ко входу Установка 1 триггера 5. Ко второму входу триггера 5 подключен вход пеПесчетной схемы. Выход триггера 5 совместно с выходом дешифпатопа 4 подключен ко входам схемы И б.ППи правильной работе пеПесчетной схемы на входах дешифпатопов 3 и 4 один последовательно за другим с заданным периодом появляются дешифпипуемые комбинации, Импульс с выхода дешифПатоПа 3 с задержкой по отношению к тактовому входному сигналу, обусловленной временем переходных процессов в триггерах регистра 1 и дешифПатоПа 3, задним фронтом воздействует на вход тПиггера 5, переводя его в состояние 1. В этот424133 В. ПахуновНанкина Борисова А Дзесова Составител Редактор Техред Корректорипография, пр. Сапунова, 2 же момент на выходе дешифратора 4 появляется сигнал 1 в результате появления второй дешифрируемой комбинации на входе дешифратора 4. Сигнал с выхода триггера 5 совместно с сигналом с выхода дешифратора 4 вызывают появление сигнала на выходе схемы И 6, Длительность сигнала на выходе триггера 5 равна длительности сигнала на выходе дешифратора 4, так как триггер 5 перебрасывается в прежнее состояние первым же 1 о входным сигналом пер есчетной схемы, следующим за моментом перехода этого триггера в состояние единица. Т. о. выходной сигнал, снимаемый с выхода схемы И 6, будет иметь длительность, равную периоду входных тактовых импульсов, а период следования выходных сигналов будет определяться коэффициентом пересчета,В случае отказа отдельных разрядов регистра 1 на выходе отказавшего разряда устанавливается постоянный сигнал 0(или 1). При этом старший разряд регистра после определенного числа тактовых импульсов с момента возникновения отказа переходит в постоянное состоянИе нуль (или единица). В результате э 1 ого;перестают появляться обе или по крайней мере емца. из дешифрируемых комбинаций, поскойЬку они отличаются в последнем разряде. Даже если одна из дешифрируемых комбинаций периодически появляется на дешифраторе 3 или 4, выходной сигнал будет отсутствовать, так как либо выходной сигнал дешифратора 4 либо выходной сигнал триггера 5 соответственно будет равен нулю. 30Для того чтобы ложный выходной сигнал не появлялся при отказах элементов цепи обратной связи, дешифрируемые комбинации следует выбирать так, чтобы в дешифрируемой комбинации нули чередовались с единицами, при этом всегда будет соблюдаться ука занный выше принцип пропадания обеих или хотя бы одной из дешифрируемых комбинаций. Отказы триггера 5, при которых он сохраняет нулевое состояние, не приводят к появлению ложных сигналов, При отказе триггера 5, когда он сохраняет постоянное состояние единица, пересчетная схема продолжает вырабатывать правильные выходные сигналы, но меняются свойства исключения ложных выходных сигналов при отказах других ее элементов, Лналогично проявляются и отказы дешифратора 4, при которых на выходе этой схемы устанавливаются сигналы О или 1. Отказы схемы И 6 также не могут привести к появлению ложных выходных импульсных сигналов.Таким образом, предлагаемое устройство свободно от недостатка, заключающегося в опасности появления ложных выходных сигналов при отказах его элементов. Предмет изобретения Пересчетная схема, содержащая регистр с обратной связью и первый дешифратор, входы которого соединены с выходами разрядов регистра, соответствующих одной кодовой комбинации, отличающаяся тем, что, с целью увеличения надежности, в нее введен второй дешифратор, триггер и схема И, причем входы второго дешифратора соединены с выходами разрядов регистра, соответствующих другой кодовой комбинации, и выход его соединен со входом триггера, выход которого соединен с одним входом схемы И, другой вход которой соединен с выходом первого дешифратора. аказ 23112 Изд, М 1491раж 624 ПодписноеЦНИИПИ Государственного комитетаСовета Министров СССРпо делам изобретений и открытийМосква, Ж.35, Раушская наб., д. 4/5