Всесоюзная, (пдшгйо. тк1гг ffai
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
Союз Советскиз Социалистическиз РеспубликЗависимое от авт. свидетельстваЗаявлено 08.11.1971 ( 1624811/18-24)с присоединением заявкиКл. б 061 7/3 ПриоритетОпубликованДата опубли Комитет по делам зобретеиий и открыти при Совете Министров СССР, И. Грездов и Л, А, Симак Заявите нститут кибернетики АН Украинской СС ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ ГИБРИДНО ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫв цел нальн стить сведя функц ких н ом ряде специализированных х преобразователей значите схему блока образующих в большинстве случаев его иональному преобразователю езависимых переменных,функциоьно упрофункций, к одному нескольИзобретение относится к вычислительной технике и может быть использовано при построении специализированных аналоговых и гибридных вычислительных машин.Известный функциональный преобр азова тель гибридной вычислительной машины содержит блок образующих функций и логические элементы. Блок образующих функций представляет собой совокупность функциональных преобразователей, построенных с 10 использованием кусочно-гипеи плоскостной или кусочно-гиперповерхностной аппроксимации образующих функций нескольких независимых переменных ,(х ,хп), (х 1, хп). , (х, х). Логический блок обеспечи. 15 вает выполнение комплекса операций непрерывной математической логики над образующими функциями ; (х , х), в результате чего реализуется требуемая функция у(х, х). Однако в известном устройстве 20 необходимо реализовать ряд нелинейных функциональных преобразователей нескольких независимых переменных, что является достаточно сложной задачей.В предлагаемом функциональном преобра зователе гибридной вычислительной машины входы коныонкторов подключены к источникам смещающих напряжений и к входам устройства, а выходы через блок дизъюнкторов - к блоку образующих функций, что позволяет 30 На чертеже представлена схема предлагаемого устройства.Устройство содержит логический блок 1, состоящий из конъюнкторов 2, блока 3 дизьюнкторов, источников 4 смещающих напряжений, и блок 5 образующих функций.Предлагаемое устройство предназначено для воспроизведения однозначных немонотопных нелинейных зависимостей в схемах специализированных вычислительных машин.Устройство работает следующим образом.Входные напряжения, соответствующие независимым переменным хь , хи их инвертированным значениям, суммируются с напряжениями источников 4 смещения в конъюнкторах 2, над получившимися напряжениями осуществляется комплекс непрерывных логических операций в конъюнкторах 2 и блоке 3 дизъюнкторов, что приводит к появлению на выходе последнего ряда гипертрехгранных функций входных переменнь 1 х. Выходные напряжения блока 3 дизъюнкто ров поступают на блок 5 образующих функПредмет изобретения Х, Хп Составитель В, Орлова Редактор А. Батыгин Техред Л. Богданова Корректор Л. Бадыл аакз 1883/14 Изд.436 Тираж 647 Подписно ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров ССС Москва, Ж, Раушская наб., д. 4/5Типография, пр. Сапунова, 2 ций, на выходе которого образуется заданнаянелинейная функциональная зависимость. Функциональный преобразователь гибридной вычислительной машины, содержащий блок образующих функций и логические злементы, отличающийся тем, что, с целью упрощения устройства, входы коныонкторов подключены к источникам смещающих напряжений и к входам устройства, а выходы через блок дизъюнкторов - к блоку образующих функций.
СмотретьЗаявка
1624811
Г. И. Грездов, Л. А. Симак Институт кибернетики Украинской ССР
МПК / Метки
МПК: G06G 7/12
Метки: всесоюзная, пдшгйо, тк1гг
Опубликовано: 01.01.1973
Код ссылки
<a href="https://patents.su/2-378883-vsesoyuznaya-pdshgjjo-tk1gg-ffai.html" target="_blank" rel="follow" title="База патентов СССР">Всесоюзная, (пдшгйо. тк1гг ffai</a>
Устройство управления блоками ввода-вывода вычислительной системы
Номер патента: 497576
Опубликовано: 30.12.1975
Авторы: Диденко, Розен, Чернец, Шандрин
МПК: G06F 3/04
Метки: блоками, ввода-вывода, вычислительной, системы
...описанному в режиме приема адреса. При этом команда с входа КП устройства снимается одновременно с адресом и информационными сигналами блока вывода.Кроме того, при снятии сигнала вызов с входа устройства 3 режима работы формирует сигнал выполнения, поступающий на выход Вфэ устройства для запуска блоком ввода - вывода на выполнение основной операции,В режиме выдачи информационных сигналов устройство работает следующим образом.На вход схемы 6 режима работы блока ввода с входа АИ устройства подается сигнал адреса блока. На другой вход этой схемы с входа ВИ устройства подается сигнал вызов блока. С выхода ВИ схемы 6 режима работы на соответствующий вход схемы 3 режима работы поступает сигнал вызов. Схема режима работы блока вывода,...
Устройство для контроля блока управления
Номер патента: 377778
Опубликовано: 01.01.1973
МПК: G06F 11/08
Метки: блока
...и 4 схем сверток по шод 3. Выходы схем ИЛИ 11 и 12 поступают на входы триггеров И и 14 исполнительного этапа, выходы которых, в свою очередь, соединены с входами схемы И 15 и через схему ИЛИ 1 б - со схемой И 17.Каждой выполняемой устройством операции поставлено в соответствие одно из трех чисел: 1, 2 и 3, Сигналы, представляющие собой двоичный код одного из этих чисел, являются сигналом-подписью выполненной операции. В качестве формирователей сигналов- подписей могут использоваться любые известные формирователи вычета по тод 3, представляющие собой шифраторы, комбинационные сумматоры по той 3 для одновременно поданных потенциальных сигналов или счетчики по шод 3 для последовательно поступающих импульсных сигналов. При сочетании...
Устройство для контроля блоков передачи информации
Номер патента: 584323
Опубликовано: 15.12.1977
Авторы: Бормот, Воробьева, Мордовкина
МПК: G08C 25/00
Метки: блоков, информации, передачи
...10. Выход первого дополнительного элемента ИЛИ 10 со О единен с единичным входом первого дополнительного триггера 11, нулевой вход которого соединен с выходом второго дополнительного элемента ИЛИ 12. Первый вход второго дополнительного элемента И 18 соединен с выходом делителя частоты 13, а второй вход60 С 5 5соединен через второй дополнительный элемент задержки 14 с единичным выходом второго дополнительного триггера 15. Импульсный выход последнего разряда счетчика количества слов 16 соединен с первым входом второго дополнительного элемента ИЛИ 12, а импульсный выход предпоследнего разряда этого счетчика соединен со вторым входом второго до олнительного элемента ИЛИ 12 и с единичным входом второго дополнительного триггера 15. Вход...
Вычислительное устройство матричной вычислительной системы
Номер патента: 1817100
Опубликовано: 23.05.1993
Автор: Парфенов
МПК: G06F 15/00, G06K 15/16
Метки: вычислительное, вычислительной, матричной, системы
...ИЛИ и подключены к первым информационным входам арифметико-логических блоков с первого по Р-Й, вторые вы-,ходы блока связи между вь 1 числительными устройствами и шинных формирователей с Т = ТЛЛБ + ТБЭ == 100 нс30 нс = 130 нс. фиг,З. Блок связи может быть вцполнен на 2 М буферных элементах 4, где М - число арифметико-логических блоков 1 или количество выполняемых операций. Буферный элемент 4 реализован на микросхеме 580 ВА 86,Предлагаемое вычислительное устройство (см, фиг.2) работает следующим образом. Каждый из М арифметико-логических блоков 1 запрограммирован путем прожига на выполнение одной операции, например, - вычислений функций: зп, сов, тц и т,дто есть сколько арифметико-логических блоков 1 содержит вычислительное устройство,...
Вычислительное устройство для сокращения избыточности излерительных данных
Номер патента: 363972
Опубликовано: 01.01.1973
МПК: G06F 7/00, G08C 15/00
Метки: вычислительное, данных, избыточности, излерительных, сокращения
...контрольных значений измерительных сигналов, формирователь 2 номеров источников измерительных сигналов, блок 8 табулирования, блок 4 контроля погрешцости аппроксимации, указатель б первой свободной363972 Составитель В. Орло Техред Л. Богданова Корректоры: Л. Корогоди А. Николаев Редактор Г. ыбалова 257/1 Изд.1046 Тираж 404ПИ Комитета по делам изобретений и открытий при СоветМосква, Ж, Раушская наб., д. 4,5 ЗакаЦНИИ Подписноеинистров СССР Типография, пр. Сапунова,ячейки буферного накопителя, блок б памяти адресов резервных ячеек, буферный накопитель 7 и указатель 8 первой занятой ячейки буферного накопителя.Устройство работает по тактам, соответствующим моментам поступления цифровых отсчетов измерительных сигналов на его вход.В...
Предыдущий патент: Аналоговый линейный интерполятор для автоматических построителей графиков
Следующий патент: Устройство для решения дифференциальных
Случайный патент: Устройство для подъема без муфтовых штанг