Дифференцирующее устройство

Союз Советски Социалистически Республикаявлено 26.11,1971 ( 1641248/18-24 06 д 7/18 присоединением з вкиПриоритет Комитет ло делаю иаобретвниЯ и открытиЯ лри Совете Министров СССР681.335(088.8 иковано 13,ХП.1972, Вюл ньа 1911.1973 Дата опубликова описания 12 Авторыизобрете В, Н. Удовиченко,и Е, Рвачев, А. Г, МурашкоКоролева ковскии институт радиоэлектроник явител ДИфФЕРЕНЦИРУЮЩЕЕ УСТРОЙСТВО Изобретение относится к устройствам для выполнения операций дифференцирования и может быть использовано в устройствах управления, например, при управлении по производным в следящих системах, в аналогоцифровых вычислительных комплексах, в устройствах аналого-цифрового преобразования информации со сжатием и т. п.Известно аналого-цифровое вычислительное устройство, содержащее преобразователь напряжение-код, преобразователь кода-напряжение и астатический усилитель с многозвенным фильтром.В известных устройствах дифференцирование ведется только по временному параметру, и как следствие этого факта, дифференцирование низкочастотных сигналов встречает серьезные затруднения. Получение производных сигнала более высокого порядка предполагает получение всех предшествующих производных сигнала более низких порядков путем последовательного включения дифференцирующих устройств, что приводит к накапливанию ошибок (помехозащищенность неудовлетворительная) .Целью предлагаемого изобретения является создание дифференцирующего устройства с промежуточным цифровым представлением информации, позволяющего производить дифференцирование как по временному, так и невременному аргументу, позволяющего производить дифференцирование низкочастотных сигналов и получать производные сигнала более высокого порядка, независимо от произ водных сигнала более низких порядков, обладающего повышенной помехоустойчивостью.Поставленная цель достигается тем, что выход аналогоцифрового преобразователя, образованный выходным регистром, формирую щим параллельный двоичный код преобразуемого аналогового сигнала, соединен поразрядно с элементами памяти с двумя устойчивыми состояниями, образующими сдвигающий регистр в каждом разряде выходного кода.15 Выходы соответствующих элементов памяти,хранящие значение каждого разряда определенной выборки преобразуемого сигнала У через преобразователи код-напряжение, инвертирующие усилители и весовые резисторы 20 соединены со входами суммирующих операционных усилителей.На чертеже представлена схема описываемого устройства.Выход преобразователя напряженпе-код 25 (ПНК) 1, образованный выходным регистром,формирующим параллельные двоичные, коды преобразуемого аналогового сигнала У, соединен с включенными параллельно сдвигающими регистрами 2 - 4 кодов, количество ко торых определяется числом двоичных разря362315Подписное Тираж 404 Изд.1019 Заказ 242/11 Типография, пр, Сапунова, 2 дов выходного кода ПНК 1, а количество разрядов в каждом из сдвигающих регистров, об. разованных элементами памяти 5, определяется требуемой точностью и, следовательно, конкретной формулой численного дифференцирования, реализуемой устройством.Выходы соответствующих элементов памяти 5 каждого из сдвигающих регистров 2 - 4, хранящие значение каждой определенной выборки преобразуемого сигнала У через преобразователи код-набряжение б, инвертирующие усилители 7, включение которых определяется конкретной формулой численного дифференцирования, и весовые резисторы 8 соединены со входами соответствующих сумматоров 9.Периодические выборки преобразуемого сигнала К формируемые ПНК 1, поступают в параллельном коде на вход сдвигающих регистров 2 - 4 кодов и последовательно поступают такт за тактом через элементы памяти 5, образуя периодическую последовательность цифровых значений преобразуемого сигнала К Тактовая частота сдвига формируется в ПНК 1. С выходов элементов памяти 5 значения каждого разряда определенной выборки поступают на входы соответствующих преобразователей код-напряжение б, на которые подаются эталонные напряжения - Е и +Е, а с выходов последних в аналоговой форме через инвертирующие усилители 7,и весовые резисторы 8 поступают на входы сумматоров 9, работающих в режиме суммирования.Если, например, во вторых элементах памяти 5 сдвигающих регистров 2 - 4 записано значение Уд преобразуемой функции К то в первых элементах памяти 5 (соединенных с выходным регистром ПНК 1) будет записано значение функции У в точке на такт позже, т,. е. Уд, а в последних элементах памяти 5, сдвигающих регистров 2 - 4 записано значение преобразуемой функции У и-гь где 5 1 - число разрядов сдвигающих регистров 2 -4. При соответствующем подборе весовых резисторов на входах сумматоров 9 формируются в аналоговой форме значения соответствую 1 цих производных преобразуемого сигнала.10Ц Ц Ц(п) Помехоустойчивость устройства обеспечивается за счет использования дискретных выборов аналогового сигнала; применения по мехоустойчивой структуры аналого-цифровогопреобразователя; использования формул численного дифференцирования, полученных путем дифференцирования многочленов наилучшего среднеквадратического приближения, на 20 которые меньше сказываются случайныеошибки опытных данных. Предмет изобретения 25 Дифференцирующее устройство, содержащее преобразователи напрякение-код и коднапряжение, сдвигающие регистры, инвертирующие усилители, сумматоры и весовые резисторы, на входах сумматоров, отличающее ся тем, что, с целью расширения области применения и повышения помехоустойчивости устройства, выход преобразователя напряжение-код подключен к соединенным параллельно сдвигающим регистрам, выходы каждого 35 разряда которых подключены ко входам соответствующих преобразователей код-напряжение, выходы которых через инвертирующие усилители подключены к весовым резисторам соответствующих сумматоров,