Логический преобразователь, устойчивый к сбоями отказам

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельства.1969 (Эй 1383779/18-24) 1 ПК 6 061 11,явле с присоединением заявки-ПриоритетОпубликовано 07.Х.1971. Бюллетень3Дата опубликования описания 22.Х 1.1971 Комитет по деламиаобретений и открыт и Совете Оииистров СССРК 681.32:31(08 Авторыизобретения Б. А. Калабеков и Л. И. Галк аявител ОЯМ ГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ, УСТОЙЧИВЪЙИ ОТКАЗАМ 2 Изобретение относится к вычислительной технике.Известны логические преобразователи, устойчивые к отказам элементов, Однако в них блоки надежного логического преобразователя гораздо сложнее соответствующих им блоков исходного ненадежного логического преобразователяпричем, число дополнительных блоков и их сложность возрастают при увеличении количества блоков в исходной схе ме. Кроме того, отсутствует возможность выявления неисправных блоков.Предлагаемый логический преобразователь наряду с автоматическим исправлением ошибочных сигналов осуществляет контроль и вы явление отказавших блоков, причем для осуществления этих операций требуется более простая аппаратура и в меньшем количестве, чем в известных устройствах.В предлагаемом устройстве в основной логический преобразователь введен вспомогательный логический преобразователь, подключенный параллельно основному логическому преобразователю, приче. выход каждого логического блока основного логического преобразователя подключен к одному входу элемента памяти, выход каждого элемента памяти дополнительно соединен с соответствующим входом блока контроля, а выходы элементов памяти, соединенные с блоками основ ного логического преооразователя, соединены также со входами вспомогательного логического преобразователя, выходы которого подключены к блоку контроля, выход блока контроля через дешифратор подключен к другим входам элементов памяти.На чертеже представлена схема логического преобразователя.В нем количество элементов памяти равно числу блоков основного логического преобразователя 1. Первый вход каждого элемента памяти 2 подключен к выходу соответствующего блока основного логического преобразователя. Выход каждого элемента памяти 2 соединен со входом следующего блока основного логического преобразователя и с соответствующим входом блока контроля 3.Кроме того, выходы элементов памяти, подключенные к промежуточным блокам основного логического преобразователя, соединены с соответствующими входамп вспомогательного логического преобразователя 4, который включен параллельно основному логическому преобразователю, т. е. на него подают то же множество входных сигналов Л, что и на основной. Выходы вспомогательного логического преобразователя соединены с соответствующими входами блока контроля. Выход блока контроля соединен со входом дешифратора 5, каждая из четырех шин которого соединена. Жирнов Техред Т. Т. УсковаБабакина Составитель АРедактор Е. ГончарКорректор Т. 1307 Тираж 473 Подипс та по делам изобретений оветс Министров СССР Раушскаи н., д. 4 5 Заказ 3100/1 О Изд. МЦНИИПИ Комити открытий приМосква, ЖТипографии, пр. Сапунова,со вторым входом соответсгвучощего элемента памяти,Логический преобразователь работает следующим образом.При поступлении на входы блоков основцго логического преобразователя множествавходных сигналов Х (Х Х 2, Хз, Х 4, Х), навыходах блоков появляются сигналы множества А (ат, ав, аз, а 4), каждый из котоРы.; пРоходит через соответствующий элемент памяти 10и запоминается в нем на время, необходимоедля контроля и исправления, Одновреъ 1 еннана выходах вспомогательного логическогопреобразователя как функции от ъ 1 нокествавходных сигналов Х и подмножества сигналов 15А (ат, а 2, аз) формируют проверочные сигналы В так, что каждыи проверочный сигналявляется знаком четности для определеннойгруппы выходных сигналов множества А.Выходные сигналы (ат, ав, аз, а 4) блоков 20основного логического преобразователя и проверочные сигналы В, формируемые блокамивспомогательного логического преобразователя, поступают в блок контроля, где по правилу декодирования кода Хэмминга осуществляется контроль их значений,На выходе блока контроля образуется сигнал неисправности С, обозначающий в двоичном коде номер того блока логического преобразователя, где, вследствие сбоя или из-за 30повреждения схемы, выходной сигнал ошибочен, т. е. его значение не соответствует в данный момент значению ъгножества входных дляэтого блока сигналов при заданном законепреобразования. В зависимости от значения 35сигнала неисправности С при его поступлении на вход дешифратора на одной из выход. ных шип дешифратора появляется сигнал коррекции В, который поступит на второй вход определенного элемента памяти (в каче. стве элемента памяти используется, например, триггер,со счетным входом) и инвертирует его состояние. Таки.а образом, сигнал коррекции исправляет ошибку и одновременно корректирует выходные сигналы блоков, следующих за неисправным, а значит корректирует и выходной сигнал А" (а 4), являощийся конечным результатом преобразования.Предмет изобретенияЛогический преобразователь, устойчивый и сбоям и отказам, содержащий основной логический преобразователь, состоящий из ряда логических блоков, блок контроля, дешифратор и элементы памяти, отличаощийсл тем, что, с целью упрощения логического преобразователя, в него введен вспомогательный логический преобразователь, подключенный параллельно основному логическому преобразователю, причем, выход каждого логического блока основного логического преобразователя подключен к одному входу элемента памяти, Выход каждого элемента памяти дополнительно соединен с соответствующим входом блока контроля, а выходы элементов памяти, соединенные с блоками основного логического преобразователя, соединены также со входами вспомогательного логического преобразователя, выходы которого подключены к блоку контроля, выход блока контроля через дешифратор подключен к другим входам элементов памяти.