Устройство тактовой синхронизации

ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Республик ельства ."х Зависимое о авт. сви Заявлено 07,1 Ч.1969 ( 1318136,2 1 а, 13/ и-присосдш 1 ением за Комитет ао делам аоеретеиий и открытий лри Совете 1 т 1 ииистроа СССР(088.8) риоритет - тубликовано 21,Ч 1.1970. Б 1 оллетет 1 ь26 дата опубликовапия 970. исания 25.Х Авторыизобретения 1,. Кислюк и В. В. Неронов Заявитель ТРО 1 т 1 СТВО ТАКТОВОЙ СИНХРОНИЗАЦИ Известны устроиства тактовои синхронизации, содержащие блок формиоования опорного сигнала, делитель частоты, фазовый дискриминатор и реверсивный счетчик.Однако известныс устройства, применяе мые для получения тактовой синхронизации сигналов, передаваемых при помощи биимпульсного кода, требуют значительного расширения полосы слежения, а следовательно, имеют малую точность синхронизации, 10Описываемое устройство отличается от известных тем, что входной блок содержит выделитель полусимволов бнимпульсного сигнала, два импульсных выхода которого соединены с фазовым дискримит 1 аторои через схемы И и с раздельными входами триггера с па,рафазными выходами, подключенными ко входам управления этих схем И, что расширяет полосу слежения по частоте без уменьшения точности синхронизации.На чертеже приведена блок-схема предла-; - гаемого устройства.Сигнал с демодулятора приемника посту пает на выделитель 1 опорного сигнала и формирователь 2 фронтов. Выход обратной фазы выделителя опорного сигнала подается на стробирующий вход формирователя 2 фронтов блока, а выход прямой фазы - на счетный вход триггерного делителя 3 частоты на два, Выход блока формирователя фронтов 30 подключен к фазовому дискриминатору 4, управляющие входы которото соединены с парафазными выходами триггерного делителя частоты на два. С двух выходов фазового дискриминатора с 1 егналы поступают на суммирующий и вычитающий вход реверсивного счетчика 5, выход которого подан на управляющий вход т 1 риггерного делителя частоты на два.При передаче 1 онфороьации напряжение с демодулятора приемника поступает на выделитель опорного сигнала, работающий, например, путем узкополосной фильтрации напряжения, полученного в результате выделения импульсов фронта принимаемого сигнала. На выходе прямой фазы выделителя опорного сигнала образуется последовательность 6 импульсов, синфазная с моментами, соответствующими границам полупосылок, которая поступает на счетный вход трнггерного делителя частоты на два" - -На выходе обратной фазы выделителя опоэного сигнала образуется последовательность 7,импульсов, сдвичутых относительно импульсов прямой фазы, которая поступает на стробирующий вход выделителя В полусимволов, входящего в формирователь фронтов. В выделителе полусимволов входной сигнал фильтруется и стробпруется импульсами по. следовательности 7.Тираж 480 Подписноений н открытий при Совете Министров СССР Раушская паб., д. 45. 1 И 11 ИПИ Комите делам изобр б 1 осква, )Кгорская типография В зависимости от полярности напряжения полусимвола образуется импульс на выходе 9 1 выносптся решение о приеме полусимвола 1) или на выходе 10 (выносится решение о приеме полусимвола О) выделителя полуспм волов. Импульсы с выходов 9 и 10 поступают на управляюгций вход левого (правого) плеча триггера 11 и одновременно па импульсный вход ячейки 12 и 15 И. Сигналы с этих ячеек через ячейку ИЛИ 14 поступают на выход формирователя фронтов, При поступлении импульса по цепи с выхода 9 триггер устанавливается в такое состояние, что на ячейку 12 подается разрешающий потенциал, а на ячейку И - запрещающий. Если следующий по времени импульс проходит по цепи с выхода 9, то состояние триггера не изменяется, а сам импульс проходит на выход формирователя фронтов. Если же за этим импульсом возникает импульс с выхода 10, то на выходе формирователя фронтов импульс не образуется, а триггер изменяет свое состояние.Таким образом, на выходе формирователя фронтов блока образуется импульс всякий раз, когда дважды поступает импульс по одной и той же цепи от формирователя полусимволов. Импульсы 15 на выходе формирователя фронтов соответствуют задержанному на т/4 моменту смены знака информационного символа.Импульсы 15 поступают на ячейки 16 и 17 И фазового дискриминатора, которые управляются потенциальными протпвофазнымп сигналами с выходов 18 и 19 триггерного делителя на два соответственно, В зависимости от начального состояния блока триггерного делителя частоты на два, пмпульсы 15 проходят на выход фазсвого дискриминатора через ячейку 1 б или через ячейку 17, которые подсоединены к суммирующему и вычитающему входу реверсивного счетчика на К соответственно, Величина К определяется значением вероятности искажения полусимвола иимеет величину порядка 4 - 8. Показание счетчика сбрасывается на нуль, и,а его выходеб появляется импульс, если при поступлении импульса на его суммирующий вход в счетчикебыло уже записано число + (к - 1),Выходным сигналом устройства являютсяимпульсы, снимаемые с импульсного выхои да 18 блока триггерного делителя частоты надва, которые соответствуют передним фронтам перепадов потенциала в цепи. При нормальной работе импульсы вырабатываются вмоменты, соответствующие границам посылок. Если во время вхождения в синхронизмили из-за помех окажется, что импульсы вырабатываются в моменты, совпадающие с серединой посылки, то импульсы 15 проходятна суммирующий вход реверсивного счетчика.В некоторый момент появится импульс на выходе реверсивного счетчика, который поступает на управляющий вход блока триггерногоделителя частоты на два, состояние которогоизменится на противоположное, Вследствлеэтого фаза потенциальных выходов блокатрпггерного делителя на два изменяется наобратную, а положение импульсов соответствует нормальной работе.Предмет изобретенияУстройство тактовой синхронизации, со.держащее блок формирования опорного сигнала, делитель частоты, фазовьш дискриминатор и реверсивный счетчик, ог.тичающеесятем, что, с целью расширения полосы слежения по частоте без уменьшения точности синхронизации, входной блок содержит выделитель полусимволов бнимпульсного сигнала,два импульсных выхода которого соединеныс фазовым дискриминатором через схемь 1 И40 и с раздельными входамп триггера, с парафазными выходами, подключенными ко входам управления этих схем И,