Устройство для формирования управляющих

сееотозрйатеит ио-;.:.лио-;.л;:ичесийтбиблиотека АЧБА 235416 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республикдетельства Л исимое от авт. Заявлено 16,Х 1.1967 ( 1196709/18 Кл, 42 птз, 5/О МПК Сх 061УДК 681.325(088,8) исоединением з ПриоритетОпубликовано 16.1,1969. Бюллетень МДата опубликования описания 9 Л 1.196 митет па дела ткры обретени инивтр ри Совете ССвторзобрете Г, В. Москаленко аявител УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ УПРАВЛЯЮЩИСИГНАЛОВ АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАТЕ ПОРАЗРЯДНОГО КОДИРОВАНИЯ реобра ования упового превания, соичные выода трпггео входамисхемы заИзобретение относится к области вания.и кодирования информации,Известны устройства для формир равляющих сигналов аналого-цифр образователя,поразрядного кодиро держащие триггеры регистра, един ходы которых, за исключением вых ра старшего разряда, соединены с одноименных схем совпадения, и держки. Предложенное устройство отличается тем, что,в нем ненулевые выходы триггеров регистра, за исключением выхода триггера старшего разряда, соединены со входами им предшествующих схем совпадения, причем выход схемы совпадения старшего разряда через схему задержки соединен со входами схем совпадения в цепях установки единицы триггеров старейшего и следующего за ним разрядов, а выходы остальных схем совпадения через схемы задержки соединены со входом схемы совпадения в цепи установки нуля тритгера своего разряда, а также со входом схемы совпадения в цепи установки единицы триггера следующего разряда. Это позволяет снизить требования к управляющим импульсам и улростить устройство.Блок-схема предложенного устройства представлена на чертеже. Устройство состоит из регистра на тригге.рах 1 со входными схемами совпадения 2, которые образуют схему 3 запоминания результата в обычном преобразователе с поразряд ным кодированием. Единичные выходы всехтриггеров 1, кроме первого, соединены со входами только одноименных схем совпадения 4, а нулевые выходы всех триггеров 1, кроме перьвого, соединены со входами, всех предшествующих схем совпадения 4, Выход схемы совпадения 4 старшего разряда через схему задержки 5 соединен со входами схем совпадения 2 в цепях установки единицы триггеров старшего и следующего за ним разрядов, 15 а выходы остальных схем совпадения 4 черезсхему задержки 5 соединены со входом схемы совпадения 2 в цепи установки нуля триггера одноименного разряда, а также со входом схемы совпадения в цепи установки единицы 20 триггера следующего разряда.В исходном состоянии, когда определяетсязнак входной величины, открыта лишь одна первая схема совпадения 4, на входы которой поступают сигналы только с нулевых вы ходов триггеров, Выходной сигнал этой схемыоткрывает две схемы совпадения 2, в результате чего первый триггер (знаковый) может быть установлен, если это требуется, в единичное состояние сигналом с выхода схемы 0 сравнения. Второй триггер устанавливается вКорректор А. П. Васильева Заказ 727/17 Тираж 480 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Центр, .пр Серова, д. 4 Типографии, пр, Сапунова, 2 единичное состояние сигналом опроса, по. ступающим после окончания сигнала со схемы сравнения. После установки второго триггера в единичное состояние задирается первая и открывается вторая схема совпадения 4 и подготавливаются к работе схемы совпадения на нулевом входе:второго и единичном входе третьего триггеров. В случае поступления ситнала со схемы сравнения второй триггер устанавливается в нулевое состояние. Третий триггер обязательно устанавливается в единичное состояние сигналом опроса, в результате чего запираются первая и вторая .и открывается третья схемы совпадения 4. Дальнейшая раббота устройства протекает аналогично. Сигналы с выходов схем совпадения 4,на входы схем 2 поступают через линии задержки 5 таким образом, чтобы сигнал опроса или сигнапл со схемы сравнения не вызвал одновременного срабатывания двух соседних триггеров. К величине времени задержки .в предлагаемой схеме не ,предъявляются сколько-нибудь строгие требования, Поэтому в прахтических вариантах построения устройства задержка осуществляется подключением небольшого по величине конденсатора к выходу схемы совпадения 4. Предмет изобретения 5 Устройство для формирования управляющих сигналов аналого-цифрового преобразователя поразрядного кодирования, содержащее триггеры регистра, единичные выходы которых, за исключением выхода триггера 10 старшего разряда, соединены со входами одноименных схем совпадения, и схемы задержки, отличающееся тем, что, с целью снижения требований к управляющим импульсам и упрощения устройства, в нем нулевые выходы 15 триггеров регистра, за исключением выходатриггера старшего разряда, соединены со входами,им предшествующих схем совпадения, причем выход схемы совпадения старшего разряда через схему задерики соединен со вхо дами схем совпадения в цепях установкиеднницы триггеров старшето и следующего за ним разрядов, а выходы остальных схем совпадения через схемы задержки соединены со входом схемы совладения в цепи установки 25 нуля триггера своего разряда, а также совходом схемы совпадения в цепи установки единицы триггера следующего разряда.