Цифровой измеритель приращений напряжения

219 ОО 9 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республикпалс.: тч -теыс. иОя висимое от авт. свидетельстваявлено 27.1,1967 ( 1136654/26-10). 21 е, 36/О соединением заявкиМПК б 01 г 1 р нор итет Комитет по делам изобретений и открытий при Совете Министров СССРД 1 с, 621,317,61(088,8 8. Бюллетеньпубликовано 3 а опубликования описания 4.1 Х.1968 Авторы зобретени я Ф, Каравай и В. Ф. Халче нститут автоматики и телемеханики (технической кибернетАН СССР Заяипел ИФРОВОЙ ИЗМЕРИТЕЛЬ ПРИРАЩЕНИЙ НАПРЯЖЕНИЯ Известны устройства для измерения приращений напряжения, содержащие логический блок управления, компенсатор, нуль. орган, инвертор входного сигнала, входной делитель и вычислительное устройство.Однако, вследствие того, что числа в автоматических цифровых вольтметрах представлены с плавающей запятой, а знак чисел любой, то для сложения или вычитания необходимы операции нормализации над числами и 10 перевод их в дополнительный или модифици.рованный коды, для чего, в свою очередь, требуется специальное устройство.Описываемое устройство отличается от известных тем, что в схему автоматического цифрового вольтметра вводится дополнительный ,делитель напряжения, который своими входами через блок перезаписи результатов измерений соединен с компенсатором, а выходом - через нормализующий делитель со входом ин вертора сигнала нуль-органа, связанного с выходом логической схемы соответствия, сое.диненным также с инвертором компенсатора. Вход нормализующего делителя связан с одним выходом логической схемы нормализации диапазонов, второй выход которой соединен с входным делителем, Это позволяет получать в цифровом виде значение приращения напряжений за некоторый период времени, упростить схему устройства и повысить надежность. ЗО На чертеже представлена блок-схема циф. рового измерителя приращения напряжений.Устройство содержит инвертор 1 входного сигнала, входной делитель 2, нуль=орган 3, компснсатор 4, логический блок 5 управления, цифровой индикатор б, инвертор 7 входных сигналов нуль-органа, инвертар 8 компенси. рующего сигнала, блок 9 перезаписи результатов измерения, компенсатор 10, нормализую. щий делитель 11, логическую схему 12 соотвегствия, логическую схему 13 нормализации диапазонов. На первом этапе работы устройства в момепт времени 1, по команде пуск логический блок 5 управления запускает устройство и измеряется входной сигнал (1 (1,). Сигнал С(1,), нормализованный по знаку в инверторе 1 входного сигнала и по диапазону во входном делителе 2, подается через инвертор 7 входных сигналов нуль-органа на нуль-орган 3, где сравнивается с компенсирующим напряжением Ук 4, которое выдается компенсатором 4 через инвертор 8 компенсирующего сигнала, Если компенсирующий сигнал больше входного, то нуль-орган 3 выдает рабочий сигнал в логический блок 5 управления, который подаег команду компенсатору 4 на ступенчатое увеличение компенсирующего сигнала У 4 от нуля до максимального значения и нуль-органу 3 произвести сравнение после включениявраждой ступени в компенсаторе 4. Рабочий сигнал нуль-органа через логический блок 5 управления отключает послед;пою включенную ступень в компенсаторе 4.Далее цифровой код входного сигнала через блок 9 перезаписывается из компенсатора 4 в компенсатор 10, и блок 5 возвращается в исходное состояние, за исключением тех его элементов памяти, которые управляют инвертором 1 и делителем 2. Таким образом, к моменту времени 12 состояние инвертора 1 входного сигнала и коэффициент деления входного делителя 2 оказывается теми же, что и после ЗаМЕРа Ь х(Г 1).На втором этапе работы в момент времени 12 по команде пуск блок 5 запускает устройство и измеряется входной сигнал с 1 х(12). При этом сигнал компенсатора 4 через инвертор 8 компенсирующего сигнала и сигнал компенсатора 10 через делитель 11 складываются и подаются на вход нуль-органа на инвертор 7.Компенсирующее напряжение Ух в этом слу- ЧаЕ СКЛаДЫВаЕтСЯ ИЗ НаПРЯжЕНИй Ук 4 И Ук 10 компенсаторов 4 и 10, которое равно нормализованному входному сигналу в момент времени 11, т. е.Ук - 1 к 10 + 1 к 4, НО Ук 10 - 1 х (1)В СВОЮ ОЧЕРЕДЬ Ух=Ух(12), СЛЕДОВатЕЛЬНО Ок 4 - Ух (2) х ( 1)т. е. код, записанный в компенсаторе 4, соответствует нормализованной величине приращения напряжения за интервал времени отЕсли Ух(11) больше Ух(12), то компенсирующие сигналы компенсаторов 4 и 10 включаЮтся ВСтрЕЧНО, ЕСЛИ Ух(1 ) бОЛЬШЕ Ух(1) согласно. Эту операцию осуществляет инвертор.Блок инвертора 7 входных сигналов меняет условия срабатывания нуль-органа в зависи. мости от соотношения величин Ух(1) и Ух(2) следующим образом.ЕСЛИ УхР 11 х(12), ТО Ск)Сх (2)1если У (11) ( У (12) то У с У (12) . Инверторы 7 и 8 управляются логическойсхемой 12 соответствия. Соотношения между ПаПряжЕИИяМИ Ух (12) И Ух (Г 1) ОПрЕдЕЛяЮтСя автоматически. Одновременно логической схс мой соответствия вырабатывается сигнал ознаке приращения.После этого блок б управления возвращаетв исходное состояние входной делитель 2 и выбирает его диапазон при измерении Ьх(2) 10 таК же, КаК И Прн ИЗМЕРЕНИИ Ух(11).Так как сl х(11) и У(12) могут принадлежать к разным диапазонам шкалы цифрового измерителя приращений напряжения, предусмотр ена логическая схема 13 норм ализации 5 диапазонов сигнала Ук 10,приводящая выходчой сигнал компенсатора 10 по входу нуль- органа в том же диапазоне, что и диапазон измеряемого сигнала на выходе делителя 2 в моме 1 т времени 1. путем управления нормали зующим делителем 11,Логический блок б управления синхронизирует работу всех блоков цифрового измерите.ля приращений напряжения, а результаты из.мерений (знак, мантисса и диапазон величи ны приращения) индицируются цифровым индикатором б.Предмет изобретения30Цифровой измеритель приращения напряжений, содержащий логический блок управления, компенсатор, нуль-орган, инвертор входного сигнала, входной делитель и цифровой З 5 индикатор, отяичагощийся тем, что, с цельюупрощения конструкции, он снабжен дополнительным делителем напряжения, который своими входами через блок перезаписи результатов измерений соединен с компенсатором, а 40 выходом - через нормализующий делитель совходом инвертора сигнала нуль-органа, связанного с выходом логической схемы соотвег.ствия, соединенным также с инвертором компснсатора, а вход нормализующего делителя 45 связан с одним выходом логической схемынормализации диапазонов, второй выход которой соединен с входным делителем., И. ШлайиК. МаловаП. Васильев ставител Заказ 214713 Тираж 530Ц 11 ИИПИ Комитета по деч н о гкрьпий при Совете ММосква, Центр, пр, С ова, д. 4 ография, пр. Сапунова, 2 дактор ехред Лекгор А Подписное г изобретений истров СССР