Устройство автоматического разгона и замедления в системах программного управления

Номер патента: 711536

Опубликовано: 25.01.1980

Авторы: Герасимов, Иванов, Лутковский

МПК: G04F 10/04

Метки: делитель, разделением, счета, трактов, управляемый, частотно-временным, частоты

...объединения 8танавливает триггер 15 в единичное состояние, ВследстВие этого схема совпадения 1 закрывается, схема совпадения 17 открывается и входная последовательность Го поступает только на вход тракта быстрого счета 14, По истечении вРемени Ток, что соответствует моменту равенства числа сосчитанных импульсов трактом быстрого счета и установленного значения коэффициента опознавания тракта быстрого счета Ко,б на выходе устройства опознавания 11 формируется импульсный сигнал, разрешающий в мо- мент При этом триггер 15 остается вединичном состоянии, в связи с чем вышеописанный цикл деления по алгоритму 1 многократно повторяется. На выходе устройства в этом случае формируется периодическая последователь ность с периодом т = т(+ 1)...

Номер патента: 1665479

Опубликовано: 23.07.1991

Авторы: Артюхов, Величкина, Желев, Серветник, Томашевский

МПК: H02M 5/44

Метки: включенными, входу, выходу, параллельно, преобразователями, статическими, частоты

...случае появляется сигнал логической единицы:на выходе компаратора 16 и происходит подача импульса на вычитающий вход счетчика 31. Соответствующий выход логического блока 26 обнуляется, что приводит к выключению преобразователя.После каждой выдачи команды на вклю чение или отключение преобразователей производится повторный опрос компараторов 15 и 16, Для обеспечения устойчивой работы системы этот опрос производится с некоторой задержкой, определяемой эле ментом 25. Если за это время какой-либо из компараторов не изменил свое состояние, то происходит выдача команды на включение (или отключение) еще одного преобразователя. Импульсы на первый 27 и второй 28 входы логического блока 26 поступают до тех пор, пока будет выполняться одно из...

Номер патента: 552704

Опубликовано: 30.03.1977

Автор: Шайков

МПК: H03K 23/00

Метки: автоматически, деления, делитель, изменяющимся, коэффициентом, частоты

...делителя частоты 1 возрастает монотонно по мере увеличения кода в реверсивном счетчике 3 и устанавливается максимальной при максимальном значении кода в реверсивном счетчике 3.Если значение кода в вычитающем счетчике 4 больше удвоенного значения максимального кода реверсивного счетчика 3, то импульс переполнения с выхода реверсивного счетчика 3 после установления максимального кода в нем устанавливает триггер 11 в единичное состояние и снимает тем самым разрешающий потенциал с нулевого выхода триггера 11 на вход элемента И 5, запрещая прохождение импульсов на суммирующий вход реверсивного счетчика 3. С этого момента установившаяся максимальная частота импульсов Рвы с Выхода двоичного делителя частоты 1 сохраняется до тех пор, пока...

Номер патента: 976503

Опубликовано: 23.11.1982

Авторы: Горин, Шанин

МПК: H03K 23/00

Метки: делитель, перестраиваемый, частоты

...элементов 7;6 ИЛИ-НЕ и И.Устройство работает следующим образом.Пусть содержимое счетчика 1, изменяемое синхронно с заданным фронтом очередного импульса шины 12 (фиг.2 а), поступившего на его вход с выхода элемента 5 И, оказалось равплм значениюкода элемента 3 сравнения, Тогда навыходе элемднта 3 сравнения сформируется единичный потенциал (фиг. 2 б), который через элемент 7 ИЛИ-НЕ запретитпрохождение импульсов шины 12 черезэлемент 5 И (фиг.2 в) на счетный входсчетчика 1, поступая на вход элемента6 И (фиг.2 г), откроет его для прохождения импульсов шины 12. Задним фронтом следующего импульса с выхода элемента 6 И через элемент 8 ИЛИ всчетчик 1 запишется ф 1" в первый разряд и 0" в остальные разряды. Добавление единицы к начальному...

Номер патента: 1649659

Опубликовано: 15.05.1991

Авторы: Гутаускас, Паулаускас

МПК: H03K 23/00

Метки: деления, делитель, коэффициентом, программируемым, частоты

...на четыре, При остатке, равном нулю, второй Тс 2 начинается с первого такта Т 1, при остатке деления, равном трем, цикл Тс 2 начинается со второго такта Т 2, при остатке деления, равном двум - с третьего такта Тз, при остатке деления, равном единице - с четвертого такта Та Такой режим обеспечивается реверсивной работой счетчика в коде Грея. Продолжительность каждого следующего цикла, кроме последнего, равна четырем тактам,Счетчик 7 работает в коде Грея в режиме вычитания. Такт Т 1 соответствует состоянию счетчика три, такт Т 2 - состоянию два, такт Тз - состоянию один, такт Та - состоянию нуль. Во втором такте Т 2 последнего цикла периода деления Тр импульсы всех ют значения лог "1". В этом такте срабатывает блок 1 управления и,...