Устройство для измерения девиации частоты

(51)5 6 01 й 23/О ф. ,, "чФ;: ОБРЕТЕН О К АВТО отенок. Я ДЕ веав ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР МУ СВИДЕТЕЛЬСТВУ 21) 4478476/21(56) Авторское свидетельство СССРЬЬ 1337796, кл. 6 01 й 23/00, 1987,Авторское свидетельство СССРЬЬ 1292676, кл. 6 01 й 23/00, 1987,(54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕВИАЦИИ ЧАСТОТЫ(57) Изобретение может быть использовано в вычислительных и измерительных устройствах в системах контроля и автоматики. Цель изобретения - повышение надежности работы устройства, Устройство для измерения девиации частоты содержит формирователь 1 импульсовпреобразователь частота-код 2, первый и второй регистры 4 и 5 памяти, первый и второй цифровые компараторы 6 и 7, блок 3 выделения второго импульса, первый и второй элементы ИЛИ 8 и 9. 1 ил.Заказ 1869 Тираж 434 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская иаб 4 й Производственно-издательский комбинат "Патент", г. Вкгарод. ул. Гагарина, 101 Изобретение относится к измерительной технике и может быть использовано дляизмерения девиации частоты.Целью изобретения является повышение надежности работы устройства.На чертеже представлена блок-схемаустройства.Устройство содержит формирователь 1. импульсов, преобразователь частота-код 2,блок 3 выделения второго импульса, первыйи второй регистры 4, 5 памяти, первый ивторой цифровые ксмпараторы 6,7, первыйи второй элементы ИЛИ 8, 9.Выход формирователя 1 импульсов соединен со входом преобразователя частотакод 2 и входом блока 3 выделения второгоимпульса. Выход преобразователя частотакод 2 соединен со входами регистров памяти4 и 5 и вторыми входами цифровых компараторов 6 и 7, выходц которых соединены соответственно со вторыми входами элементовИЛИ 8 и 9, первые входы которых соединены между собой и выходом блока 3 выделения второго импульса.Устройство работает следующим образом.Перед началом измерений регистры памяти 4 и 5 устанавливаются в нулевое состояние, На вход устройства поступает ЧМсигнал.Фррмирователь 1 импульсов в момент пересеЧения входным напряжением нулевогоуровня (в одну сторону) вырабатывает короткие импульсы, следующие с частотой входного сигнала,На выходе преобразователя частатакод 2 появляется код числа, который характеризует мгновенную частоту сигнала, Этоткод обновляется после каждого импульса,поступающего на вход преобразователя частота-код 2. Этот код поступает на входырегистров 4 и 5 памяти и на вторые входыцифровых компараторов 6 и 7,Блок 3 выделения второго импульсапропускает только второй импульс, приходящий с выхода формирователя импульсов1, т.е. срабатывает в момент окончания первого периода входного измеряемого сигнала. Импульс с выхода блоке 3 выделениявторого импульса через элементы ИЛИ 8 и 9 производит первоначальную запись информации с выхода преобразователя частотакод 2 соответственно в регистры 4 и 5 памяти.Сменный кодс выхода преобразователя, 5 частота-кад 2 поступает на вторые входыцифровых компараторов 6 и 7, где сравнивается с кодом чисел, занесенных в регистры памяти 4 и 5.Если А - число, занесенное в регистр 10 памяти, а В - показание цифрового частотного детектора, то сигнал на выходе цифроваго компаратора 6 появляется при соблюдении неравенства В А, При соблюдении неравенства АВ появляется сигнал 15 на выходе цифрового компаратора 7.Сигнал с выхода цифрового компаратора 6 или 7 через соответствующий элемент ИЛИ 8 или 9 производит запись очередной информации в регистр памяти 4 или 5.20 Таким образом, в регистрах 4 и 5 памятипоявляются коды чисел, соответствующие минимальной и максимальной частотесигнала. Формула изобретения 25 Устройство для измерения девиации частоты, содержащее последовательно соединенные формирователь импульсов и преобразователь частота-код, выход которого соединен со входом первого регистра памя ти, выходц которых соединенц с первцмвходом первого цифрового компаратора, а также второй регистр памяти, о тл и ч а ю щее с я тем, что, с целью повышения надежности работы, в него введены второй цифро вой компаратор, блок выделения второгоимпульса и первый и второй элементы ИЛИ, причем вход блока выделения второго импульса соединен с выходом формирователя импульсов, а выход соединен с первыми 40 входами элементов ИЛИ, выходы которыхсоединены соответственно с входами записи первого и второго регистров памяти, а вторые входц элементов ИЛИ соединены соответственно с выходами первого и вто рого цифровых компараторов, вторце входыкоторых соединены между собой с выходами преобразователя частота-код, и входом второго регистра памяти.