Устройство для измерения физических величин

Номер патента: 1157566

Опубликовано: 23.05.1985

Авторы: Закржевский, Клюкина, Соловьев, Чуманов

МПК: G11B 5/09

Метки: записи, информации, магнитной, сигналов, цифровой

...входом регистра 26 памяти. Выход блока 27 сравнения соединен с третьим входом формирователя 28 импульсов переключения блоков оперативной памяти, выход которого соединен с вторым входом элемента И 19, Каждый выход первого дешифратора 23 номеров блоков оперативной памяти соединен с входом сигнала разрешения соответствующего блока 2-9 оперативной памяти.Первый вход формирователя 15 соединенный с входной шиной 14 синхроимпульсов, соединен с входом элемента 31 задержки,с входом элемента И.41 и с установочным в "0" входом делителя 30 частоты, выполненного на основе счетчика, Второй вход формирователя 15, соединенный с выходом генератора 16 сигнала опорной частоты, соединен с сигнальньк (счетным) входом делителя 30 частоты. Выход элемента 31...

Номер патента: 693274

Опубликовано: 25.10.1979

Авторы: Ворожеев, Панов

МПК: G01R 27/28, G01R 31/26, G01R 31/317

Метки: параметров, полупроводниковых, цифровых, элементов

...импульс, а на входы инвертора 20 и схем 21, 23 совпадения подается О уровень (для случая измерения длительности и задержки фронта). Через логическую схему ИЛИ 24 импульс с выхода испытуемой схемы пройдет без изменения ца формирователь 25 импульсов малой длительности (фиг. 2, д) .Сформированный ио переднему фронтуимпульс малой длительности (фиг. 2, е) по 6932741 о выхода 2-го разряда испытуемой схемы счет- очика. 25 зо дается с выхода формирователя 25 на устройство 18 разрешения записи информации, в результате чего в ДПКД 16 будет записан требуемый коэффициент деления (в данном случае к). После записи нужного коэффициента деления, с момента времени ( ДПКД,срабатывая по заднему фронту импульсов синхронизации с генератора импульсов 4,...

Номер патента: 725223

Опубликовано: 30.03.1980

Авторы: Григорьев, Лисник, Полонский, Степанцов

МПК: H03K 13/02

Метки: аналого-цифровых, преобразователей, проверки

...д точек преобразования входного напряжения за период, и измерительные входы образцового аналого-цифрового преоб разователя 2 и проверяемого аналого-цифрового преобразователя 8.В исходном состоянии вентиль 4 закрыт потенциалом триггера 5, в счетчик 13 записывается число 2 - т, где К - число раз рядов счетчика, а т в . число периодов измерения входного напряжения.Процесс измерения начинается после подачи на вход триггера 5 командного импульса от кнопки 17 при установке пере ключателя 16 в положение 18. С выхода вентиля 4 через элемент ИЛИ 9 импульс поступает на запуск аналого-цифровых преобразователей 2, 8 и заносит с задержкой на время преобразования результат преобразования у проверяемого аналогоцифрового преобразователя 8 в...

Номер патента: 1058045

Опубликовано: 30.11.1983

Авторы: Кутыркин, Регеда, Темногрудов, Шиндов, Шлыков, Шляндин

МПК: H03K 13/02

Метки: аналого-цифровых, преобразователей

...напряжения подключен к второмувходу аналого-циФрового преобразонателя, а первый и второй входы - квыходам источника образцового регулируемого напряжения и регулируемого вспомогательного генератора напряжения, управляющи 1 вход которогосоединен с выходом задатчика кодаповеряемой точки и допустимой погрешности, а дополнительный выход признака соединен с входом блока сравнения кодов, второй выход блокасравнения кодов соединен с входомвторого счетчика,На Фиг. 1 приведена Функциональная схема устройства; на Фиг. 2 и3 - графики, поясняющие его работу,Устройство содержит аналого-цифровой преобразователь 1, преобразователь 2 кодов, блок 3 сравнениякодов, задатчик 4 колов поверяемой51015 С нажатием кнопки фПуск" по командам с блока 10...

Номер патента: 1334377

Опубликовано: 30.08.1987

Авторы: Астраханцев, Глебов

МПК: H03M 13/05

Метки: обнаружения, ошибок, сигнала, цифрового

...а). Высокий уровень сигнала, появившийся на выходе элемента 10И 3 (фиг.2 д), приводит к появлениювысокого уровня на выходе элементаИ 7 и разрешает сложение в накопителе 9. Высокий уровень сигнала навыходе элемент И 4 (фиг.2 е) вызывает появление высокого уровня на выходе элемента И 8 и разрешает вьчитание в накопителе 9.Если блок 12 памяти фиксирует максимальную цифровую сумму для данногокода, то на втором выходе блока 12памяти появится (с задержкой относительно сигнала на фиг.2 а на половину тактового интервала) сигнал низкого уровня (фиг2 в), который вызывает появление низкого уровня в выходном сигнале элемента И 3 (фиг.2 д)независимо от уровня цифрового сигнала (фиг.2 а). В этом случае при отсутствии ошибок в цифровом сигнале...