Стабилизатор постоянного напряжения

(51)4 С 05 Р 1/569 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(7 1) Ленинградский электротехнический институт им,В.И.Ульянова (Ленина)(56) Авторское свидетельство СССРУ 1379778, кл. С 05 Г 1/56, 1986.(54) СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ(57) Изобретение относится к электротехнике и может найти применение в 801437847 А 2 источниках вторичного электропитания,Цель изобретения - повышение надежности. Стабилизатор содержит первый,второй и третий МОП-транзисторы 1,2,3, первый и второй резисторы 10, 11,четвертый, пятый и шестой дополняющие МОП-транзисторы 4,5,6, седьмойтранзистор 7, восьмой и девятый дополняющие МОП-транзисторы 8,9, датчик тока 12, Цель достигается путемвведения цепи защиты от перегрузкипо выходному току. Целесообразно изготовление стабилизатора по полупроводниковой интегральной технологии,что позволяет минимизировать его габариты и массу, 1 ил.1437847 ВНИИПИ Заказ 5893/48 Тираж 866 Подписное Произв.-полигр, пр-тие, г, Ужгород, ул. Проектная, 4 Изобретение относится к электротехнике и может быть использовано вовторичных источниках электропитаниярадиоэлектронной аппаратуры.Целью изобретения является повышение надежности стабилизатора.На чертеже представлена принципиальная электрическая схема стабилизатора. 10Стабилизатор постоянного напряжения содержит первый-девятый 1-9 МОПтранзисторы, первый 10 и второй 11резисторы, резисторный датчик ,2 тока, входной 13 и выходной 14 выводы.Транзисторы 1-3,8 и 9 имеют один типпроводимости, а транзисторы 4-7противоположный. Причем истоки транзисторов 1-3,8 и 9 объединены и подключены к входному выводу 13, стоки 20транзисторов 3,6 и 9 объединены иподключены к затвору транзистора 1,истоки транзисторов 4. и 7 объединеныи через резистор 10 соединены с объединенными стоком и затвором транзистора 5 и с затвором транзистора 6,исток которого соединен с общей шиной непосредственно, а с истокомтранзистора 5 через резистор 11, стоктранзистора 7 соединен с объединенны-.30ми стоком и затвором транзистора 8 ис затвором транзистора 9, сток транзистора 4 соединен с объединеннымистоком и затвором транзистора 2 и сзатвором транзистора 3, затвор тран 35зистора 4 соединен с выходным выводом 14, который через датчик 12 токасоединен со стоком транзистора 1 ис затвором транзистора 7,Работа стабилизатора напряжения(СН) происходит следующим образом.При изменении выходного напряженияСН сигнал рассогласования через транзисторы 4 и 2 поступает на вход инвертора (транзисторы 3 и б), а затемвоздействует на управляющий вход(затвор) регулирующего транзистора1. На выходе транзистора 1 появляется приращение тока, которое компенсирует первоначальное изменение выходного напряжения.50Действие схемы защиты происходитследующим образом. Транзисторы 4 и 7образуют дифференциальную пару. Соотношение геометрических размеров определяет порог срабатывания защиты.Значение тока 1срабатывания защиты определяется выражением 1з 4 "7 0 7 4где ш - коэффициент, зависящий оттехнологии изготовления;т - температурный потенциал; Ь, Ь- длиныканапов транзисторов 4 и 7; И, И-ширина каналов транзисторов 4 и 7;1 - характеристический ток тран 5 оэисторов; 1 - статический ток транзисторов в выбраннсм режиме,1(ак только ток нагрузки становится больше 1 к , то напряжением надатчике 12 открывается транзистор 7,который переводит в насыщение транзистор 9, что приводит в закрытоесостояние транзистор 1. Для надежного запирания транзистора 1 необхооТаким образом, данный стабилизатор по сравнению с прототипом обладает зашитой от перегрузки по токуи, следовательно, большей надежностью в работе. формула из обретения Стабилизатор постоянного напряжения по авт, св. У 137978, о т л и - ч а ю щ и й с я тем, что, с целью повышения надежности, в него введены резисторный датчик тока, седьмой МОП-транзистор с проводимостью, аналогичной проводимости четвертого транзистора, восьмой и девятый МОП- транзисторы с проводимостью, аналогичной проводимости первого транзистора, причем резисторный датчик тока включен последовательно в цепь между стоком первого транзистора и выходным выводом, исток седьмого транзистора соединен с истоком четвертого транзистора, затвор - со стоком первого транзистора, сток - с объединенными стоком и затвором восьмого транзистора и с затвором девятого транзистора, сток которого соединен с затвором первого транзистора, а истоки восьмого и девятого транзисторов соединены с истоком первого транзистора.