Устройство для преобразования последовательного кода в параллельный

(53) 681. 326 (088 ласти ники. сто- соав Це ве юл, 922ров и А.В(56) Авторское И 1081639, кл. идетельств 03 М 9/00. л л СУДАРСТВЕННЫИ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИ ПОСЛЕДОВАТЕЛЬНОГО КОДА В ПАРАЛЛЕЛ 57) Изобретение относится к о томатики и вычислительной те ль изобретения - повышение д рности устройства. Устройств ержит регистр 1 сдвига, тригг ежима, элемент И 3, генератор овых импульсов, КБ-триггер 5, ент 6 задержки, сумматор 7 по ю два, информационный вход 8, яющий вход 9, информационные О, контрольные выходы 11-13.Изобретение относится к автоматикеи вычислительной технике и может бытьиспользовано в системах передачи данных по цифровым каналам для преобра 5зования последовательного кода в параллельный,Цель изобретения - повышение достоверности преобразования,На чертеже представлена блок-схема 10устройства.Устройство содержит регистр 1сдвига, триггер 2 режима, элемент 3И, генератор .4 тактовых импульсов,КБ-триггер 5, элемент 6 задержки,сумматор 7 по модулю два, информационный 8, управляющий 9 входы, информационные 10 и контрольные 11-13 выходы.Устройство работает следующим образом,На управляющий вход 9 поступаетсигнал, который записывает "1" в первый разряд регистра 1, а в остальныеразряды - "0" и одновременно устанавливает в исходное состояние КБ-триггер 5 и триггер 2 режима. Триггер 2(на выходе "1") запускает генератор4 тактовых импульсов и открывает элемент 3 И. По мере поступления кодовых 30импульсов на информационный вход устройства 8 на выходе элемента 3 И образуется последовательность импульсов, которая записывается в регистр 1сдвига.35В случае приема ожидаемых п-разрядов последовательного кода без сбояв работе регистра 1 в (и+1)-м и(и+2)-м разрядах данного регистраоказывается записанным код "10". Появление указанной комбинации на выходах 11 и 12 свидетельствует об окончании преобразования последовательного кода:в параллельный и сопровождается выдачей сигнала Конец кодовой 45комбинации" с контрольных разрядоврегистра.Если в процессе сдвига "1"; предварительно записанной в регистр, вработе последнего происходит сбой, то 50комбинация "10" в (и+1)-м и (и+2)-мразрядах регистра появляется преждевременно и "1" с выхода (и+2)-го разряда устанавливает КБ-триггер 5 впротивоположное состояние, в результате чего формируется сигнал "Брак"выдаваемый по контрольному входу 13,и устанавливается триггер 2 режимав состояние (на выходе "0"), при котором закрывается элемент 3 И, запрещая прием информации, и останавливается работа генератора 4 тактовых импульсов,Если в процессе приема последовательного кода произошли сбои в работеэлемента 3 И, что вызывает искажениеконкретного разряда, который поступает одновременно в регистр 1 и в сумматор 7 по модулю 2, а на второй входсумматора 7 с элемента 6 задержки поступает неискаженное значение кодового разряда, то на выходе сумматора 7появляется "1", которая, воздействуяпо первому входу на КБ-триггер 5, вызывает появление сигнала "Брак" наконтрольном выходе устройства 13,Устройство работает в отрицательной логике,Формула изОбретенияУстройство для преобразования последовательного кода в параллельный, содержащее генератор тактовых импульсов, выход которого соединен с тактовым входом (п+2)-разрядного регистра сдвига, где и - разрядность кода, выходы и разрядов которого являются информационными выходами устройства, выход (и+1)-го разряда - первым контрольным выходом устройства, выход (и+2)-го разряда является вторым контрольным выходом устройства и соединен с Б-входом КБ-триггера, выход которого является третьим контрольным выходом устройства и соединен с входом сброса триггера режима, вход установки которого объединен с входом записи сдвигового регистра и К-входом КБ-триггера, является управляющим входом устройства, выход триггера режима соединен с первым входом элемента И, второй вход которого является информационным входом устройства, выход элемента И соединен с информационным входом регистра сдвига, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности преобразования, в устройство введены сумматор по модулю два и элемент задержки, вход которого подключен к входу элемента И, выход соединен с первым входом сумматора по модулю два, второй вход которого подключен к выходу элемента И, выход сумматора по модулю два подключен к Б-входу КБ-триггера, вход генератора тактовых импульсов подключен к выходу триггера режима.