Пороговый логический элемент

%1 ЦБИО 1 ц у,НИЕ И ЗОБРЕ ТЕЛЬСТВУ ПИ ОРСНОМЪ( С К ЗЛЕ,А.С. По елванич як зо еиа СССР 1977. ССР 1969. тельствоР 7/00,льство СГ 1/00,вы 5, я за а и ичея поро ого ло ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) ПОРОГОВЫЙ ЛОГИЧЕСМЕ НТ(56) Изобретение относится к вной технике и может быть ипри проектировании и разрабоских структур дискретных систем.бретения является повышениествия элемента. Пороговый логимент содержит генератор импулпределитель импульсов 2, п элегп-разрядный регистр 4, шифполненный в виде вентильнойсумматор-вычитатель 6. Цель досчет программируемого зада нивесовых коэффициентов пороговского элемента. 1 ил,ычисл итспользотке логЦельюбыстроческийьсов 1,агентовратор,матрицстигаетс1383331 и1, если Х х;оз, - Т)О; О, если 2 х;оз; - Т(О,1(х) = Формула изобретения Составитель О. БерезиковаРедактор Н. Бобкова Техред И. Верес Корректор Л. ПатайЗаказ 9 3/46 Тираж 704 ПодписноеВНИИПИ Государственного комитета СССР по делам изобретений и открытий3035, Москва, Ж - 35, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 Изобретение относится к вычислитель ной технике и может быть использовано при проектировании и разработке логических структур дискретных систем,Цель изобретения - повышение быстродействия элемента,На чертеже показана функциональная схема порогового логического элемента.Предлагаемый элемент содержит генератор 1 тактовых импульсов, распределитель 2 импульсов, и элементов И 3, гп-разрядный регистр 4, шифратор (выполнен в виде вентильной матрицы) 5, сумматор 6,Пороговый логический элемент работает следующим образом.В исходном положении сумматор 6 обнулен, в регистр 4 записан двоичный код порога Т, на (и+2)-м выходе распределителя 2 импульсов единичное значение, на столбцовых шинах шифратора, выполненного в виде вентильной матрицы 5, набраны требуемые значения двоичных кодов весовых коэффициентов ось оз. озНабор значений весовых коэффициентов осуществляется известными методами, например, путем прожига соответствующих вентилей на позициях, где требуется нулевое значение разряда двоичного кода и оставление вентилей, где. необходимы единичные значения. После подачи входного набора Х= х ы ххна информационные входы элемента с генератора 1 тактовых импульсов на вход распределителя 2 импульсов начинакт поступать импульсы с частотой Ь., Распределитель 2 импульсов поочередно подает единичные значения на первые входы элементов И 3, на вторые входы которых подан двоичный код входного набора Х. Если х;= 1 (=1п), то на выходе -го элемента И 3 с приходом единицы с распределителя импульсов 2 появляется импульс, который передает двоичный код весового коэффициента оз; в сумматор 6. После прохождения и импульсов генератора 1 в сумматоревычитателе 6 сформирована сумма Х х;соь При поступлении (и+1) -го импульса, единица с (и+ ) -го выхода распределителя 2 импульсов поступает на первый вход управления сумматора-вычитателя 6, устанавливает его операцию вычитания и на вход разрешения считывания регистра 4, обеспечивая считывание из него двоичного кода порога Т. В сумматоре-вычитателе 6 значение порога Т вычитается из ранее образованной суммы Х хоз - 1.На выходе сумматора-вычитателя 6 реализована функция являющаяся пороговой логической функцией, При поступлении (и+2) -го импульса сумматор-вычитатель 6 обнуляется и элемент готов к прйему следующего набора входных аргументов Х.Частота поступления 1 входных наборовпороговой функции определяется из выражения20 ти- п+2 Пороговый логический элемент, содержащий сумматор, и элементов И (и - количество переменных) и распределитель импульсов, причем -й информационный вход элемента соединен с первым входом -го элемента И, второй вход которого соединен с -м выходом распределителя импульсов 30 (= 1, п), вход которого соединен с тактовым входом элемента, выход которого соединен с выходом сумматора, отличающийся тем, что, с целью повышения быстродействия, он содержит гп-разрядный регистр и шифратор (в - количество разрядов зна чения порога), причем входы задания значения порога элемента соединены с информационными входами гп-разрядного регистра, вход разрешения считывания которого соединен с (и+1)-м выходом распределителя импульсов и входом управления сложением и вычитанием сумматора, вход сброса которого соединен с (п+2)-м выходом распределителя импульсов, информационные входы сумматора соединены с выходами гп-разрядного регистра и выходами шифратора, 45 входы которого соединены с выходамип элементов И,