Устройство задержки сигналов

ПИСАНИЕ ИЗОБРЕТЕНИЯ А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ СУДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 21) 4087402/24-2122) 09,07.8646) 23.01.88. Бюл, У 375) В.Г.Вохмянин53) 621.318(088.8)56) Авторское свидетельство СССР944094, кл, Н 03 К 5/.13, 1980.Авторское свидетельство СССР1173536, кл. Н 03 К 5/13, 1983,54) УСТРОЙСТВО ЗАДЕРЖКИ СИГНАЛОВ 57) Изобретение относится к импульсой технике и может быть использовао для формирования пачки импульсов постоянной частотой следования, пределяемой заданным временем задержи, из пачки импульсов, интервалы ежду которыми изменяются. Цель изобетения - повышение точности задержки - достигается за счет исключенияпотери входных сигналов, поступающихво время действия выходных импульсов.Устройство содержит резистор 1, конденсатор 2, шины 3 и 4 питания, тиристор 5 с катодной нагрузкой 6,стабилитрон 7, элемент И 8, элементИЛИ 9и первый п-разрядный счетчик 10. Вустройство дополнительно введенывторой и-разрядный счетчик 11 и иэлементов 12 неравноэначности, Каждый из интервалов между соседнимивходными импульсами одной пачки недолжен превышать времени задержкиравного длительности заряда конденсатора 2 до опорного напряжения стабилитрона 7, который выполняет функции порогового элемента по напряжению. 1 ил.15 матически устанавливаются в нулевоеположение (схема установки в нулевоесостояние не показана), В пауземежду входными импульсами конденсатор 2 заряжается через резистор 1 отисточника питающего напряжения. Приподаче на вход устройства пачки(серии) импульсов счетчик 10 запоминает их количество. При запоминании счетчиком 10 первого импульсана выходе элементы 9 и 8 открываются(стабилитрон 7 включен) и на управляющий электрод тиристора 5 подает 50 55 Изобретение относится к импульсной технике и может быть использовано для формирования пачки импульсовс постоянной частотой следования,определяемой заданным временем задержки, из пачки импульсов, интервалымежду которыми изменяются.Цель изобретения - повышение точности за счет исключения потери 10входных сигналов, поступающих вовремя действия выходных импульсов.На чертеже представлена принципиальная электрическая схема устройства.Устройство содержит времязадающую последовательную цепь из резистора 1 и конденсатора 2, включеннуюмежду шинами 3 и 4 источника постоянного напряжения, тиристор 5 с катод ной нагрузкой 6, включенный параллельно конденсатору 2, пороговый понапряжению элемент (стабилитрон) 7,включенный между точкой соединенияанода тиристора 5 с выводом конденсатора 2 и первым входом элемента И 8,выход которого соединен с управляющим электродом тиристора 5, а второйвход подключен к вь.ходу элемента ИЛИ 9, первый и-разрядный счетчик 10, вход которого соединен свходом устройства,В устройство введены второй п-раз -рядный счетчик 11 и и элементов 12неравнозначности. Первый и второйвходы каждого элемента 12 соединеныс выходами соответствующих одноименных разрядов счетчиков 10 и 11, выходы элементов 12 соединены с соответствующими входами элемента 9,40а вход счетчика 11 подключен к катодной нагрузке 6 тиристора 5,Устройство работает следующим образом.При подаче питающего напряжения 45на шины 3 и 4 счетчики 10 и 11 автося сигнал. Тиристор 5 открывается ина резисторе 6 выделяется экспоненциальный импульс. В результате навход счетчика 11 подается сигнал иего содержимое увеличивается на единицу. При разряде конденсатора 2 тиристор 5 закрывается (это обеспечивается соответствующим выбором сопротивления резистора 1), После закрытия тиристора 5 начинается зарядконденсатора 2, Когда напряжение наконденсаторе 2 достигает напряженияпорога стабилитрона 7, элемент 8открывается, включая тиристор 5, ина резисторе 6 вновь выделяется экспоненциальный импульс (элемент 8 может быть открыт только при наличиив счетчиках 10 и 11 разной информации). В дальнейшем процессы повторяются до тех пор, пока содержимоесчетчика 11 не станет равным содержимому счетчика 10,При этом каждый из интерваловмежду соседними входными импульсамиодной пачки не должен превышать время задержки, равное длительностИзаряда конденсатора 2 до опорногонапряжения стабилитрона 7.Формула изобретенияУстройство задержки сигналов, содержащее времязадающую последовательную БС-цепь, включенную между шинамиисточника постоянного напряжения,первый п-разрядный счетчик, вход которого соединен с входом устройства,тиристор с катодной нагрузкой, включенный параллельно конденсатору времязадающей последовательной ВС-цепи,пороговый по напряжению элемент,включенный между точкой соединенияанода тиристора с выводом конденсатора времязадающей последовательнойЕС-цепи и первым выводом элемента И,выход которого соединен с управляющим электродом тиристора, а второйвход подключен к выходу элемента ИЛИ,о т л и ч а ю щ е е с я тем, что,с целью повышения точности, введенывторой и-разрядный счетчик и п элементов неравнозначности, первый ивторой входы каждого элемента неравнозначности соединены с выходами соответствующих одноименных разрядов.первого и второго счетчиков, выходыэлементов неравнозначности соединеныс соответствующими входами элемента И 1 И, а вход второго счетчика подключен к катодной нагрузке тиристора.