Синхронный детектор

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 19) (11) 51)4 Н 03 Э 3 18 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ТЕЛЬСТВУ К АВТОРСКОМУ С Ф. Романюк тво СССР 07.07,76.о СССР 23.04.73.(54) СИНХРОННЫЙ (57) Изобретение технике, повьппае вания и увеличив ТЕКТОРтносится к радиоточность детектирот быстродействие. ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельУ 657581, кл Н 03 П 3/1Авторское свидетельстФ 567199, кл. Н 03 П 3/1 В устройство введен выходной дифференциальный усилитель 8. В каждый канал 1 и 2, состоящий из последовательно соединенных интегратора 3,разрядного ключа 4, выходного ключа5, введен запоминающий элемент 6.Использование данного устройства сотдельными интеграторами 3 для положительных и отрицательных полуволнвходного напряжения позволяет быстрои точно детектировать сигнал в широком диапазоне частот на фоне сильныхимпульсных и регулярных помех аддитивного характера, 1 ил.1 135Изобретение относится к радиотехнике и может быть использовано в устройствах автоматики и телемеханикидля синхронного амплитудного детектирования.Цель изобретения - повышение точности детектирования и увеличениебыстродействия,На чертеже представлена Функциональная электрическая схема синхронного детектора,Синхронный детектор содержит дваидентичных канала 1 и 2, каждый изкоторых состоит из последовательносоединенных интегратора 3, между входом и выходом которого включен разрядный ключ 4, выходного ключа 5 изапоминающего элемента 6, а такжевременной распределитель 7 управляющих импульсов и выходной дифференциальный усилитель 8.Синхронный детектор работает следующим образом,В данном устройстве разнесены вовремени, процессы запоминания, обнуления информации и интегрированиянового значения напряжения. В течение положительного полупериода входного сигнала интегратор 3 первого канала 1 интегрирует напряжение сигнала. В конце положительного полупери"ода на выходе интегратора 3 устанавливается максимальное напряжение,пропорциональное эффективному значению входного сигнала в течение полупериода. В этот момент времени науправляющий вход выходного ключа 5канала 1 поступает разрешающий сигнал с временного. распределителя 7управляющих импульсов и ключ 5 замыкается, значение напряжения на выходе интегратора запоминается в запоминающем элементе 6. По окончании действия данного разрешающего сигнала отвременного распределителя 7 на управляющий вход разрядного ключа 4 ка. -нала 1 поступает разрешающий сигнал,Ключ ч замыкается, интегратор 3 разряжается и в нем удерживается нулевойуровень до следующего интегрированияположительной полуволны, т.е. навсе время отрицательного полупериодавходного напряжения,В течение отрицательного полупериода входного сигнала аналогично работает канал 2.ВНИИПИ Заказ 5575/55Произв.-полигр. пр-тие, г2613 2Напряжение с запоминающих элементов 6 каналов 1 и 2 поступает навходы выходного дифференциального 5усилителя 8 выходное напряжение коЭторого пропорционально эффективномузначению входного сигнала. 30 35 40 45 50 55 10 15 20 25 Использование синхронного детектора с отдельными интеграторами дляположительной и отрицательной полуволн входного напряжения позволяетбыстро и точно детектировать сигналв широком диапазоне частот на фонесильных импульсных и регулярных помехаддитивного характера. По сравнениюс известным синхронным детекторомпредлагаемый детектор отличаетсяуменьшенной погрешностью коммутациии увеличенным быстродействием. Впредлагаемом синхронном детекторе:максимальная задержка равна половинепериода, в известном - периоду изме-,ряемого сигнала,Формула изобретения Синхронный детектор, содержащийдва объединенных по входу идентичных канала, каждый из которых состоит из последовательно соединенных интегратора, между входом и выходом которого включен разрядный ключ, и выходного ключа, а также временной распределитель управляющих импуль-. сов, первый и второй выходы которого соединены с управляющими входами разрядных ключей первого и второго каналов, а третий и четвертый выходы - с управляющими входами выходных ключей первого и второго каналов, при этом объединенные входы каналов являются входом синхронного детектора, о т л и ч а ю щ и й с я тем, что, с целью повышения точности детектирования и увеличения быстродействия, в него введен выходной дифференциальный усилитель, а в каждый канал - запоминающий элемент, вход которого соединен с выходом выходного ключа, а выход - с одним из входов выходного дифференциального усилителя, причем вход интегратора является входом канала, а вход временного распредели" теля управляющих импульсов подключен к входу синхронного детектора.Тираж 900 Подписное Ужгород, ул, Проектная 4