Преобразователь кода в частоту

Номер патента: 546101

Опубликовано: 05.02.1977

Авторы: Орлов, Сердюков, Чепелев

МПК: H03K 13/20

Метки: изменяющаяся, частота-код

...Иквантования по времени Т, т.е, Тд(Т, а оставшееся время Т= Т-Т предназначаетсядля выполнения промежуточных операций;передачи информации от одного устройствак другому, установки устройствпреобразо- фвателя в исходное состояние, и т.д. Дляобеспечения этого устройство управленияформирует временные интервалы Тд и Тперподически следующие один за другим.ЗбПреобразователь работает следующим образом. В исходном состоянии ключ 1 закрыт, двоичный счетчик 3, цифровой частотомер 2, регистр 8, регистр-счетчик - 7 установлены в исходное состояние. По сигна-,р лу "начало преобразования" устройство управления 5 открывает ключ 1 на время измерения Ти, . За это время двоичный счетчик отсчитывает среднее значение частоты входного сигнала , , По истечении...

Номер патента: 1662000

Опубликовано: 07.07.1991

Авторы: Алиев, Вердиев, Кулизаде, Тургиев

МПК: G01R 23/00, H03M 1/60

Метки: функциональный, частота-код

...ЛТ - 1 с), которые складываются в реверсивном счетчике 7 с дополнительным кодом начального значения частоты 1 О = с Гц используемого датчика. В итоге и концу преобразования преобразокод числа 1 - с. Далее от заднего фронтаимпульса измерительного интервала Ь Тсрабатывает формирователь 2 его заднегофронта, выходной импульс которого устанавливает триггер в единичное состояние,отпирающее элемент И 9, Импульсы стабильной частоты 1 в, вырабатываемой генератором 17, через открытый элемент 9поступают на входы двоичных умножителей10 и 14 и счетчика 15, Число импульсов навыходе двоичного умножителя 14 определяется выражениемМ 2= " (2 ах+Ь)дх= (" 2 ахох+ Ьох=ах + Ьх.Эти импульсы поступают на вычитающий вход реверсивного счетчика 7, в котором...

Номер патента: 677095

Опубликовано: 30.07.1979

Автор: Зебрев

МПК: H03K 13/02

Метки: импульсов, кода, следования, частоту, числа

...через элемент И 2 и одновременно на один из входов блока 17 считывания,С каждым импульсом информация числового регистра 9 параллельным кодом считывается в младшие разряды суммирующего счетчика 18. Блок 19 сравнения кодов сравнивает число в старших разрядах суммирующего счетчика 18 с числом в регистре 8 кода числа. В момент равенства чисел, записанных в суммирующем счетчике 18 и регистре 8 кода числа блок 19 сравнения кодов формирует сигнал, который одновременно поступает на вход элемента И 2 и второй вход дополнительного триггера 10 управления, который изменяет свое состояние, а сигнал с его выхода запрещает по 55 60 65 5 10 15 20 25 30 З 5 40 45 50 ступленпс импульсов в счетчик 16 и на блок 17 считывания.Число, записанное в...

Номер патента: 570196

Опубликовано: 25.08.1977

Авторы: Власенко, Евстигнеев, Исаченков, Рачков

МПК: H03K 13/20

Метки: многоканальный, частота-код

...цепь 15распределителя управляющих импульсов,адресную цепь 16 распределителя управляющих импульсов, входную цепь 17 распределителя циклов, выходную цепь 18 сумматора и яблок 19 ключей передачи информации,Преобразователь работает следующи.образом.Часгогн импульсная энакопеременнеч информация поступает по цепям 8-1 - 8-И на входы двухраэрядиых приемных регистров 1-1-1-ц, причем в первом разряде фиксируется поступление входного импульс. в каждоМ канале, а во втором - его знак.Опрос регистров -1-1- д осуществляет ся поспедоватеж о во времени по сигналам в цепях 91-9-6 распределителя 3 циклов.30 Содержимое одного ие регистров 1-1-1-р- поступает через элемент 6 сборки, далее по цепи 11 на вход сумматора 5. Одновременно распределитель 7 в...

Номер патента: 884133

Опубликовано: 23.11.1981

Авторы: Пилипенко, Пластун

МПК: H03K 13/20

Метки: частота-код

...первый и второй выходы которого соединены со счетным входом реверсивного счетчика и входом преобразователя кода в частоту, кодовые входы которого соединены с выходами разрядов регистра памяти и выходными шинами устройства, а кроме того, блоксравнения периодов содержит формирователь импульсов, элемент И-НЕ, два триггера и два элемента И, причем первым входом блока сравнения периодов является первый вход элемента И-НЕ, соеди-2 ф ненный с первыми входами первого триггера и первого элемента И, выход которого является вторым выходом блока сравнения периодов, вторым входом которого является второй вход элемента И 23 НЕ, соединенный с первыми входами второго триггера и второго элемента И, выход которого подключен к первому выходу блока...