Синхронный детектор

(57) Изобретентехнике. Цельние точности д 1 ДЕТЕКТ относится к ради зобретения - тектирования пйввюй ОСУДАРСТНЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(56) Авторское свидетельство СССРУ 567199, кл, Н 03 0 3/18, 1973. ронном изменении частоты входного иопорного сигналов. Детектор содержитвременной распределитель 1, два входных ключа 2 и б, два интегратора 3и 7, два разрядных ключа 4 и 8, двавыходных ключа 5 и 9, преобразовательчастота - напряжение (ПЧН) 1 О и аналоговый перемножитель (АП) 11. Цельдостигае,м я введением ПЧ 11 1 О и АП 11,с помОщью которых осуществляется автоматическая компенсация синхронного изменения частот опорного и входного сигналов, Дополнительное к авт,св, Р 567199. 1 ил.1285556 ВНИИПИ Заказ 7533/55 Тираж 899 Подписное Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная,Изобретение относится к радиотехнике, может использоваться в устройствах автоматики и телемеханики длясинхронного амплитудного детектирования и является усовершенствованиемустройства по авт.св, Р 567199,Цель изобретения - повышение точности, детектирования при синхронном,изменении частоты входного и опорного сигналов, 10На чертеже представлена структурная электрическая схема предлагаемого детектора.Синхронный детектор содержит временной распределитель 1, первый входной ключ 2, первый интегратор 3, первый разрядный ключ 4, первый выходной ключ 5, второй входной ключ 6,второй интегратор 7, второй разрядный ключ 8, второй выходной ключ 9, 20преобразователь 10 частота - напряжение и аналоговый перемножитель 11.Синхронный детектор работает следующим образом.25В первый полупериод импульсом управления замыкаются первый входнойключ 2 и второй выходной ключ 9. Через первый входной ключ 2 сигнал поступает на вход первого интегратора 3, а через второй выходнои ключ 9ч 30имевшееся на выходе второго интегратора 7 напряжение прикладывается квторому входу аналогового перемножителя 11. Во второй полупериод ключи 2и 9 размыкаются, а первый выходной 35ключ 5 и второй разрядный ключ 8 замыкаются, в результате чего выходпервого интегратора 3 подключаетсяк второму входу аналогового перемножителя 11, а интегрирующая емкость40второго интегратора 7 разряжается через второй разрядный ключ 8 Напряжение на выходе второго интегратора 7устанавливается равным нулю, тем самым интегратор подготавливается к45следующему циклу. В третий полупериод на втором входе аналогового перемножителя 11 присутствует выходноенапряжение первого интегратора 3, поскольку первый выходной ключ 5 остается замкнутым, а входной сигналподключается через второй входнойключ 6 к входу второго интегратора 7. В четвертом полупериоде проинтегрированное входное напряжение подключается через замкнутый второй выходной ключ 9 к второму входу аналогового перемножителя 11, а интегрирующая емкость первого интегратора 3разряжается через первый разрядныйключ 4, в результате чего на его выходе устанавливается нуль. На втором входе аналогового пере- множителя 11 в течение периода опорного сигнала присутствует напряжение, пропорциональное амплитуде входного сигнала и обратно пропорциональное текущей частоте опорного напряжения. На первом входе аналогового перемножителя 11 присутствует напряжение, пропорциональное текущему значению частоты опорного напряжения, поступающее с преобразователя 10 частота - напряжение. После умножения сигналов на выходе аналогового перемножителя 11 появляется напряжение, про" порциональное амплитуде входного сигнала и независимое от опорной частоты. Отработка изменений огибающей входного сигнала начинается в детек,торе с задержкой, не превышающей периода опорной частоты, темп обновления информации на выходе детектора сохраняется таким же, как и в известном устройстве, и равен периоду опорной частоты. Формула и з обретения Синхронный детектор по авт.св.У 567199, о т л и ч а ю щ и й с ятем, что, с целью повышения точностидетектирования при синхронном изменении частоты входного и опорного сигналов, введены последовательно соединенные преобразователь частота - напряжение и аналоговый перемножитель,при этом вход преобразователя частота - напряжение соединен с опорнымвходом синхронного детектора, второйвход аналогового перемножителя подсоединен к объединенным между собойвыходам выходных ключей синхронногодетектора, а выход аналогового перемножителя является выходом синхронного детектора,