Устройство для измерения разности фаз

изм ения раз- ерительной 3 СьР ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАЮ ИЗОБРЕТЕНИЙ И ОТКРЫТ ОПИСАНИЕ ИЗОБР К АВТОРСНОМУ СВИДЕТЕЛЬСТВ(54) УСТРОЙСТВО ДЛЯНОСТИ ФАЗ(57) Устройство дляности фаз относится к и технике и может быть использованодля измерения разности фаз высокочастотных сигналов. Цель изобрете- .ния - повышение точности измерения.Устройство содержит два делителя 1и 2 частоты, логический элемент И 3,ключи 4 и 5, источник 6 опорного напряжения, интеграторы 7 и 8 и блок9 аналогового деления. Более точноеинтегрирование в области малых фазовых сдвигов достигается за счет введения двух делителей 1 и 2 частотыи логического элемента И 3. 1 ил.1273834 2источник 6 опорного напряжения к интегратору 8 на время 2 Т. На выходеинтегратора 8 формируют напряжениеЦ = К 2 Т. Сигналы с выходов инте 5 граторов подаются на блок 9 аналогового деления, осуществляющий деление Ц на Ц . Напряжение на выходеЧТ0 К(2 Т- Т) 2 Т - цГ10 ых а К 2 Т 2 ТЧ14 Н У где Ч- фазовый сдвиг,пропорционально разности фаз входмируемые временные интервалы больше либо равны Т, и, требования к быстлой разности фаз входных сигналов. изобретения 25 Формула нен с входом первого интегратора,выход второго ключа соединен с входом второго интегратора, а информа 4 50 ель Корректор А. Обручар Ходанич Заказ 6471/42 Тираж 728 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб.,д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул, роектная,Изобретение относится к измерительной технике и может быть использовано для измерения разности фаз высокочастотных сигналов.Цель изобретения - повышение точности измерения за счет снижения входной частоты и более точного интегрирования в области малых фазовых сдвигов.На чертеже показана функциональная схема предложенного устройства.Устройство для измерения разности фаз сигналов содержит первый 1 и второй 2 делители частоты, входы которых являются входами устройства, а выходы соединены соответственно с первым и вторым входами логического элемента И 3, выход которого соединен с управляющим входом первого ключа 4. Управляющий вход второго ключа 5 соединен выходом второго делителя 2, информационные входы первого 4 и второго 5 ключей соединены с источником 6 опорного напряжения, выходы первого 4 и второго 5 ключей соединены соответственно с входами первого 7 и второго 8 интеграторов,выходы которых соединены соответственно с первым и вторым входами блока 9 аналогового деленияУстройство работает следующим об- разом.Сигналы, разность фаз между которыми необходимо измерить, поступают на входы делителей частоты 1 и 2, коэффициент деления которых равен 4. На выходах делителей частоты формируются сигналы длительностью 2 Т, сдвинутые относительно друг друга на интервал времени 6 Т, после логического умножения элементом И 3 сигнал длительностью 2 Т-ьТ поступает на управляющий вход ключа 4, который подключает источник 6 опорного напряжения к интегратору 7 на время 2 Т- а Т. На выходе интегратора 7 формируют напряжение Г,=К(2 Т-ЬТ), где К - коэффициент пропорциональности. Сигнал длительностью 2 Т с выхода делителя 2 частоты поступает на управляющий вход ключа 5, подключаяСоставитРедактор Н. Швыдкая Техред М. 15 ных сигналов. Таким образом, при любых .аТ форродействию формирования временных20 интервалов существенно ниже, чем в известном устройстве, что позволяет повысить точность измерения при маУстройство для измерения разности фаз, содержащее источник опорного напряжения, два ключа, два инте 30 гратора, блок аналогового деления, в котором выход первого ключа соедиционные входы первого и второго ключей соединены с источником опорногонапрчжения, о т л и ч а ю щ е е с ятем, что, с целью повышения точности, в него введены логический элемент И и два делителя частоты, входыкоторых являются входами устройства,управляющий вход первого ключа соединен с выходом элемента И, первый и второй входы которого соединены соответственно с выходами первого и второго делителей, управляющий вход вто.рого ключа соединен с выходом второго делителя, выходы первого и второго интеграторов соединены соответственно с первым и вторым входамиблока аналогового деления.В. Шубин