Устройство для передачи сигналов телеизмерения

Номер патента: 920813

Опубликовано: 15.04.1982

Авторы: Горбенко, Николаев

МПК: G08C 25/00

Метки: дискретных, передачи, сигналов, системы

...на и -ю справа ячейку 9 регистра сдаига 8. При поступлении импульса сдвига по шине 11 "1" поступает через элемент ИЛИ 13 по шине 14 на вход блока 3 и, кроме того, сдвигается в соседнюю ячейку регистра 8, Начиная с с этого момента в блоке 3 производится подсчет импульсов сдвига до момента появления, н" на шине 12. В данном случае она появляется на входе блока 3 после подачи еще (и -1) импульса сдвига. Следовательно, перйоначально единица была записана в ту ячейку 9 регистра сдвига 8, для сдвига "1" из которой на выход регистра потребовалось (и -1) импуль- сов сдвига, т.е, в и -ю справа ячейку. А этой ячейке однозначно соответствует последний усилитель 74 канала.Для обнаружения нескольких, одновременно возникших, отказов следует перейти...

Номер патента: 1283993

Опубликовано: 15.01.1987

Автор: Дюшков

МПК: H04L 25/28

Метки: передачи, сигналов, телеграфных

...частотной полосы сигнаЛа, отфильтрованной на передающей стороне, по принятой нижнейполосе.При этом спектр сигнала на выходе балансного модулятора состоит из зс полезной Р/2-Р и вредной Р - впс, 2 лос причем полезная полоса- РФ2 симметрична принятой нижней полосе 0 - Р/2 относительно частоты Р/2. С выхода балансного модулятора 6 сигнал поступает на режекторный фильтр 7, настроенный на частоту гетеродина, и на второй фильтр 8, выполненный в виде полосового Фильтра,Р выделяющего полезную полосу --- Р,2Восстановленные таким образомсоставляющие верхней частотной поло.сы с выхода второго фильтра 8 поступают на первый вход сумматора 9,на второй вход которого с делителя20 5 уровня подаются составляющие принятой нижней полосы, В сумматоре...

Номер патента: 559399

Опубликовано: 25.05.1977

Автор: Печерский

МПК: H04B 3/06

Метки: адаптивный, корректор, многоуровневых, передачи, сигналов, системы

...в процессе передачи информации изменением величин регулируемых аттенюаторов 3. Направление регулировки и оптимальные величины регулируемых аттенюаторов 3 определяются в блоке управления, состоящем из нуль-компаратора 5, фиксатора 11 превышения уровня максимального значения сигнала, первого и второго регистров сдвига 6 и 10, цифровых перемножителей 7 и усредняющих реверсивных счетчиков 8, соответствующей обработкой появляющихся в отсчетные моменты времени выходных сигналов аналогового коррелятора. В первый регистр. сдвига 6 записываются отсчетные значения полярностей, определяемые нулькомпаратором 5, выходных сигналов сумматора 4, которые являются оценками полярностей передаваемых позиций многоуровневого сигнала. Первый регистр сдвига 6...

Номер патента: 862372

Опубликовано: 07.09.1981

Авторы: Балан, Выходец, Коваленко

МПК: H04H 5/00

Метки: передачи, сигналов, стереофонических

...модуляторы 27-29. Таким образом, предложенная системапозволяет повысить помехоустойчивость. 3 862372 4.от генератора 5 промежуточной частоты,Сигналы от датчиков 1 и 2 первогои второго каналов в амплитудных мо"дуляторах 28 и 29 модулируют поамплитуде частоту, поступающую отгенератора промежуточной частоты 5.В каждом сумматоре 1 О и 11 склады"ваются два амплитудно-модулированныхсигнала, находящихся в квадратуре.Квадратурно-модулированные колебанияпопадают в детекторы 12,13, а полу"чениым сигналом в,амплитудном модуляторе б модулируется промежуточнаячастоты с генератора 5. Аналогичнов модуляторе 7 модулируется по амплитуде промежуточная частота, сдвинутаяна 90 фазосдвигающим блоком 9. Сигналу с амплитудных модуляторов 6 и 7складываются в...

Номер патента: 1305884

Опубликовано: 23.04.1987

Авторы: Медведев, Сафаров, Сидельников, Сухинин

МПК: H04M 13/00

Метки: декодирования, передачи, сигналов, системы, цифровых

...1305884 4Второй блок 3 двоичных сумматоров Если вырабатывается команда "Х+", товыдает сигналы об и коэффициентах сначала работают только декодеры Хемминга. Затем в течение д 4 произвоВторой дешифратор 9 выдает на вход дится повторное вычисление коэффицилогического блока 13 сигнал ЕК; , 5 ентов ; и (3 и коррекция оставшихэта сумма принимает значения 0,1,2, ся исправляемых ошибок матричным кор 3,4. ректором ошибок путем инвертированияТретий дешифратор 10 выдает на выявленных ошибочных символов. Затемвход логического блока 13 сигнал с.3, из выходного регистра считываются ин 1но при этом в логический блок вводят формационные символы и происходится лишь значения 0,1,2,3,4, очищение (обнуление) ячеек выходногоПервый дешифратор 8 выдает сигнал...