Преобразователь телевизионных стандартов

(21) 42717 (22) 30,06 (46) 07,09 (72) А,Ю,Д В.В.Миллер (53) 621,3 (56) Автор йф 1016850,О/24-09 87 89, Бюл. нилов, А и В,А.АЛ 7 (088,8 кое свид кл. Н 04 В 33А.Соловьевксеев тельство СССР Н 7/01, 1983. го дл от че ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(57) Изобретение относится к телевидению, Цель изобретениярасширениерабочего диапазона часто входной ивыходной разверток преобразуемых телевизионных сигналов за счет устранения зависимости верхней границы рабочего диапазона входной разверткиот мгновенной частоты выходной развертки. Для достижения цели в преобразователь введены дополнительныйкоммутатор, три триггера импульсов,формирователь сигнала приоритета, дваблока постоянной памяти, Преобраэо"ватель выполняет следующие функции;преобразование телевизионного стан,.Изобретение относится к области телевидения и может быть применено для повышения частоты кадров в мало- кадровых ТВ-системах, для понижения частоты кадров в системах передачи видеосигнала по узкополосным каналам связи, для преобразования способа развертки ТВ-кадра при сопряжении передающей и приемной ТВ-систем, рабодарта, под которым понимается преобразование двух параметров телевизионного кадра-способа развертки и частоты кадров; ввод дополнительной информации в выходной видеосигнал; выводдополнительной информации из входного видеосигнала. Преобразователь позволяет сократить затраты на разработку нестандартных телевизионных систем путем использования в них узловстандартных телевизионных систем,подключаемых через этот преобразователь; сократить затраты на разработку телевизионных систем путем совмещения функций преобразования параметров ТВ-кадра и функций ввода-вывода дополнительной информации, сократить полосу канала, требуемую дляпередачи ТВ-сигнала; улучшить качество субъективного восприятияиэображения после выделения дополнительной информации иэ строки активнойчасти кадра путем восстановления вэтой строке видеоинформации иэ одноименной строки предыдуще кадра.2 з,п,ф-лы, 11 ил. тающих с разными способами развертки ТВ-кадра, для построения систем ввода дополнительной информации в в деосигнал и вывода ее из видеосигналя построения приемной ТВ-системы, ображающей видеоинформацию, полунную от нескольких источников иэо ражений, для формирования спецэффек тов, для построения устройств вво1. Преобразователь телевизионных стандартов, содержащий последовательно соединенные аналого-цифровой преобразователь (АЦП), входной регистр и входной буферный регистр, а также последовательно соединенные блок памяти и цифроаналоговый преобразователь (ЦАП), первый счетчик, второй счетчик, коммутатор адресов, третий счетчик, блок управления, первый и второй триггеры и блок сравнения,при этом информационный вход АЦП является первым входом преобразователя телевизионных стандартов, информационный выход ЦАП - первым выходом преобразонателя телевизионных стандартов, тактовый вход первого счетчика соединен с тактовыми входами АЦП и входного регистра и является вторым входом преобразователя телевизионных стандартов, синхровход первого счетчика соединен с синхровходом второго счетчика и является третьим входом преобразователя телевизионных стандартов, синхронход третьего счетчика - четвертым входом преобразователя телевизионных стандартон,35 Ю 45 50 55 1915 П 65В конце цикла обращения тдктоиый импульс конца цикла обрдщецця осту- пает с шестого ныходд формирователя 22 на второй вход триггера 19 сбрд 5 сывдя его в нулевое состояние, д также на второй внешний выход (Сброс ПД), что означает выполнение требования процесса прямого доступа.Таким образом, преобраэонатель телевизионных стандартов позволяет; сократить затраты на разработку нестандартных телевизионных систем путем использования в них узлов стандартных телевизионных систем 1 од 15 ключдемых через этот преобразователь; сократить затраты ца разработку телевиэионых систем путем совмещения функций преобразования параметров ТВ-кадра и функций ввода-вынода дополни тельной информации; сократить полосу канала, требуемую для передачи ТВ- сигнала, улучшить качество субъективного восприятия изображения после выделения дополнительной иформа ции из строки активной части кадра путем восстановления в этой строке видеоинформации из одноименной строки предыдущего кадра.30Формула изобрете ция 2 с)тдктоцьй вход тре,его ечеткд с.оегицец е тактовым ихлил ЦАП и иерньм тдктоцым нхсдом блока идмяти и является пятым входом преобразователятелевизионных стдилдртов, групповой цыхсд блока управеня соедице с первым групповым входом бпокд памяти, групповой выход коммутатора адресов с вторым групповым входом блока палят, выход третьего счетчика - с вторым тактовым входом блока памяти, выход первого счетчика - с синхровходами первого триггера и входного буферного регистра, о т л и ч а ю - щ и й с я тем, что, с целью увеличения рабочего диапазона частот входной и выходой разверток преобразуемых телевизионных сигналов за счет устранения зависимости верхней гранины рабочего диапазона входной развертки от мгновенной частоты выходнои развертки, введены три триггера, Формирователь сигналов приоритета, дна счетчика, два блока постоянной памяти, генератор импульсов и дополнительный коммутатор, при этом групповой выход входного буферногорегистра через дополнительный коммутатор соединен с третьим групповым входом блока памяти, к третьему так" товому входу которого подключены тактовые входы второго триггера и четвертого счетчика, а также первый выход формирователя сигналов приоритета, второй выход которого соединен с четвертым тактовым входом блока памяти, третий выход формирователя сигналов приоритета соединен с пятымтактовым входом коммутатора адреаов, второй тактовый вход которого подключен к тактовому входу дополнительного коммутатора и четвертому выходу формирователя сигналов приоритета, пятый выход формирователя сигналов приоритета соединен с тактовыми нходами первого триггера и второго счетчика, первый выход блока управления подключен к третьему тактовому входу коммутатора адресов, второй, третий и четвертый выходы блока управления соединены соответственно с первым, вторым и третьим входами формирователя сигналов приоритета, четвертый вход которого является шестым входом преобразователя телевизионных стандартов, вход блока управления соединен с выходом генератора импульсов, пятый вход формирователя сигналОв,приоритета подключен к ныходу первого триггера, шестой вход - к выходу третьего триггера, первый вход которого является седьмым входом преобразователя телевизионных стандартов, а5 второй вход третьего триггера соединен с шестым выходом формирователя сигналов приоритета и является вторым выходом преобразователя телевизионных стандартов, седьмой вход формирователя сигналов приоритета подключен к выходу второго триггера, групповой выход второго счетчика соединен через первый блок постоянноц памяти с 15 первым групповым входом коммутатора адресов, второи групповой вход которого является восьмым входом преобразователя телевизионных стандартов,тактовый вход первого блока постоянной 20 памяти соединен с выходом четвертого триггера, первыи и второй входы которого являются соответственно девятым и десятым входами преобразователя телевизионных стандартов, синхровход 25 пятого триггера соединен с синхровходом третьего, четвертого и пятого счетчиков, тактовый вход пятого счетчика соединен с тактовым входом пятого триггера и является одицнадцатым 30 входом преобразователя телевизионных стандартов, групповой выход пятого счетчика соединен с первым групповым входом блока сравнения, второй групп повой вход которого является двенад цатым входом преобразователя телевизионных стандартов, выход блока сравнения через пятый триггер соедийен с тактовым входом второго блока постоянной памяти, групповой вход кото рого соединен с групповым выходом четчетвертого счетчика, а групповой выход второго блока постоянной памяти подключен к третьему групповому входу коммутатора адресов, причем вы ход третьего счетчика соединен с синхровходом второго триггера, второй групповой вход дополнительного коммутатора является тринадцатым входом преобразователя телевизионных 50 стандартов, а второй групповой выход блока памяти - третьим выходом преобразователя телевизионных стандартов,2. Преобразователь по и. 1 о т л и ч а ю щ и й с я тем, что блок управления содержцт две линии задержки и три ждущих мультивибратора, входы которых соединены между собой и являются внешним входом и вторым внешним выходом блока управления, выходы первой и второй линий задержки являются соответственнотретьим и четвертым внешцими выходами блока управления, выход первогождущего мультивибратора являетсяпервым внешним выходом блока управления, а выходы второго и третьегождущих мультивибраторов - групповымвыходом блока управления,3, Преобразователь по п. 1,отличающийся тем, чтоформирователь сигналов приоритетасодержит три триггера, блок постоянной памяти и четыре элемента И, приэтом первые входы первого, второгои третьего триггеров являются пятым,седьмым и шестым внешними входамиформирователя сигналов приоритетасоответственно, вторые их входы соединены между собой и являются первымвнешним входом формирователя сигналов приоритета, выходы первого,второго и третьего триггеров подключены соответственно к первому, второму и третьему входам блока постоянной памяти, четвертый вход которого является четвертым внешним входом формирователя сигналов приоритета, с.первого по четвертый выходыблока постоянной памяти соединенысоответственно с первыми входами спервого по четвертый элементов И,выходы которых являются соответственно вторым, первым, шестым и пятым внешними выходами формирователя сигналов приоритета, второй входпервого элемента И является третьимвнешним входом формирователя сигналов приоритета, вторые входы второго, третьего и четвертого элементовИ соединены между собой и являютсявторым внешним входом формирователясигналов приоритета, пятый и шестойвыходы блока постоянной памяти -соответственно четвертым и третьимвнешними выходами формирователя сигналов приоритета,л Ьу ф Ьс з ф с а Ь фьф Яьфи уф с ог,ч Феей ьф э , фЪ ъ ъЯ цчСоставитель О.КанатчиковаРедактор О.Юрковецкая Техред М.Ходанич, Корректор В,Кабацнй СссР Заказ 5449/57 Тираж 626 Подписное роизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина,Государственного комитета по изобретениям 113035, Москва, Ж, Раушская и открытиям при Гб., д. 4/5да-вывода изображений в ЭВМ в системах цифровой обработки изображений,для коммутации сигналов,Целью изобретения является увели 5чение рабочего диапазона частот входной и выходной разверток,преоГразуемых телевизионных сигналов за счетустранения зависимости верхней границы рабочего диапазона входной развертки от мгновенной частоты выходной развертки,На фиг, 1 приведена структурнаяэлектрическая схема преобразователятелевизионных стандартов; на фиг, 2 . 15структурная электрическая схема блока управления; на фиг, 3 - структурная электрическая схема формирователя сигналов приоритета; на фиг,временная диаграмма работы блока управления; на фиг, 5 - временная диаграмма процессов записи входноговидеосигнала и считывания выходноговидеосигнала; на фиг, 6 - функциональная электрическая схема модуля 25дополнительного коммутатора; нафиг, 7 - функциональная электрическая схема модуля блока памяти (узлапамяти); на фиг, 8 - функциональнаяэлектрическая схема модуля выходного 30регистра; на фиг. 9 - функциональная электрическая схема коммутатораадресов; на фиг, 1 О - функциональная электрическая схема блока постоянной памяти; на фиг. 11 - функциональная электрическая схема модуляблока постоянной памяти,Преобразователь телевизионныхстандартов содержит аналого-цифровойпреобразователь (АЦП) 1, входной 40регистр 2, входной буферный регистр3, дополнительный коммутатор 4, блок5 памяти, состоящийиз регистра 6 перезаписи, узла 7 памяти, выходногобуферного регистра 8 и выходного регистра 9, цифроаналоговый преобразователь (ЦАП) 10, первый 11, второй12, третий 13 и четвертый 14 счетчики, коммутатор 15 адресов, блок 16управления, первый 17, второй 18,третий 19 и четвертый 20 триггеры,генератор 21 импульсов, формирователь22 сигналов приоритета, первый 23 ивторой 24 блоки постоянной памяти,блок 25 сравнения, пятый триггер 2655и пятый счетчик 27,Блок 16 управления содержит первуюи вторую линии 28 и 29 задержки итри ждущих мультивибратора 30-32,Формирователь 22 сигнялоя приоритета содержит три триггера 33-35,блок 36 постоянной памяти и четыреэлемента И 37-40,Преобразователь телевизионныхстандартов выполняет следующие функции: преобразование телевизионногостандарта, под которым понимаетсяпреобразование двух параметров телевизионного кадра-способа развертки ичастоты кадров; ввод дополнительной информации в выходной видеосигнал; выводдополнительной информации из входного видеосигнала.Функция преобразования типа развертки реализуется в результате выполнения двух процессов запись входного видеосигнала в блок 5 памяти,причем последовательность адресовзаписи соответствует способу развертки входного видеосигнала и записана в первом блоке 23 постояннойпамяти, считывание выходного видеосигнала из блока 5 памяти, причемпоследовательность адресов считываниясоответстцует способу развертки выходного видеосигнала и записана вовтором блоке 24 постоянной памяти,Алгоритм формирования последовательности адресов записи определяется способом развертки входного видеосигнала, а алгоритм формированияпоследовательности адресов считывания - способом развертки выходноговидеосигнала.Каждому конкретному преобразованию способа развертки соответствуютстрого определенные алгоритмы .формирования последовательностей адресовзаписи и считываний. Путем подборасоответствующих последовательностейадресов записи и считывания в блоки23 и 24 постоянной памяти возможновведение любого способа преобразования раэверток из широкого класса возможных преобразований беэ измененияинформации, записанной в этих блоках.За счет введения определенных последовательностей адресов записи и считьвания возможно также отображениев одном телевизионном кадре нескольких изображений или фрагментов, полученных от нескольких источников,Преобразование частоты развертки достигается за счет изменения частотысчитьвания выходного видеосигнала по сравнению с частотой записи входного видеосигнала.5 1565Функция ввода дополнительной информации в выхопной видеосигнал реализуется в результате выполнения двух процессов: занесения дополнительной5 информации в узел 7 памяти из внепшего устройства в режиме прямого доступа, введение занесенной дополнительной информации в заданную строку выходного видеосигнала, 10Функция вывода дополнительной информации из входного видеосигнала реализуется в результате выполнения двух процессов: выделения дополнительной информации из входного видеосиг нала и записи ее в узел 7 памяти, вывода выделенной дополнительной информации из узла 7 памяти во внешнее устройство в режиме прямого доступа. 20Для выполнения указанных функций в преобразователе телевизионного стандарта организована работа узла 7 памяти в четырех режимах для соот 91 25 ветствующих процессов: режим записи входного видеосигнала; режим считывания выходного видеосигнала режим прямого доступа по записи и режим прямого доступа по считыванию,Общее адресное пространство узла 7 памяти разбито на два непересекающихся адресных пространства: адресное пространство телевизионного кадра, в котором записывается входной видеосигнал и считывается выходной видеосигнал, причем объем этого адресного пространства должен быть достаточным для хранения полкого телевизионного кадра; адресное пространство для хранения дополнителькой 40 информации, вводимой в видеосигнал и выводимой иэ видеосигнала, причем объем этого адресного пространства должен быть достаточным для хранеыия дополнительной информации. 45Введение дополнительной информации в выходной видеосигнал осуществляется в режиме считывания выходного видеосигнала путем переключения процесса считывания из адреского пространства телевизионного кадра в адресное простракство дополнительной информации на промежуток времени, требуемый для передачи дополнительной информации,55Выделение дополнительной информации иэ входного видеосигнала осуществляется в режиме записи входного видеосигнала путем переключения процесса записи иэ адресного пространства телевизионного кадра в адресное пространство дополнительной информациипо признаку, показывающему наличиедополнительной информации во входномвидеосигнале,Преобразователь телевизионныхстандартов работает следующим образом,Генератор 21 импульсов генерирует импульсы с периодом, равным минимально возможному времени циклаузла 7 памяти, которые поступаютна вход блока 16 управления, Сигнал,поступающий на вход блока 16 управлекия (фиг, 2), проходит на входыпервой и второй линий 28 и 29 задержки и первого, второго и третьегождущих мультивибраторов 30-32, которые выполняют функцию формирователейсигналов управления и выдают на своихвыходах сигналы управления, а именно:на втором выходе блока 16 управленияФормируется сигнал начала цикла, вкачестве которого служит сигнал,поступивший на вход блока 16 управления (фиг. 4 а); на третьем выходеблока 16 управления формируется тактовый импульс конца обращения(Фиг. 4 д); на четвертом выходе блока 16 формируется тактовый импульсначала обращения (Фиг, 4 б); на первом выходе блока 16 управления формируется сигнал смены разрядов адреса(фиг, 4 е), в соответствии с которымкоммутатор 15 адресов подает на свойвыход последовательно восемь старшихи восемь младших разрядов и.збранногоадреса, при этом верхний уровеньсигнала соответствует старшим разрядам адреса, а низкий уровень - младшим.Второй и третий ждущие мультивибраторы 31 и 32, выходы которых составляют групповой выход блока 16 управления, формируют сигналы синхронизации для узла 7 памяти (фиг. 4 в, г),которые выполняют функцию сигналовстробирования старших и младших разрядов адреса. К узлу 7 памяти могутобращаться в трех случаях: в процессезаписи входного видеосигнала, в процессе считывания выходного видеосигнала и в процессе прямого доступа отвнешнего устройства, Поскольку в любом цикле обращения к узлу 7 памятивозможно выполнение только одногопроцесса, для избежания потерь инфор 15065911 О фиксируется сигналом с выхода третьего счетчика 13 на триггере 18. Высокий уронень сигнала на выходе тригге 30 35 40 45 50 55 мации и разрешения конфликтов междупроцессами в случае одновременного,обращения к узлу 7 памяти вводитсяприоритетное обслуживание процессов,которое реализуется формирователем22 сигналов приоритета. Каждый иэ трех случаев выставляет соответствующее требование на обслуживание. Выбор процесса записи входного видеосигнала происходит в момент перезаписиотсчетов входного видеосигнала иэвходного регистра 2 во входной буферный регистр 3. Это требование фиксируется сигналом с выхода первогосчетчика 11 на триггере 17. Высокийуровень сигнала на выходе триггера17 соответствует наличию требованиязаписи входного видеосигнала, Выборпроцесса считьвания выходного видеосигнала происходит в момент перезаписи отсчетов выходного видеосигнала из выходного буферного регистра 8 ввыходной регистр 9, Это требование ра 18 соответствует наличию требования считьвания выходного видеосигнала, Выбор процесса прямого доступа (ТРБ ПД) н узел 7 памяти от внешнего устройства происходит в момент обращения внешнего устройства для записи или считывания дополнительной информации, Это требование фиксируется сигналом, поступающим с седьмого внешнего входа, на триггере 19, Высокий,уровень сигнала на выходе триггера 19 соответстнует наличию требования прямого доступа к узлу 7 памяти от внешнего устройства, Режимы прямого доступа для записи или считывания определяются сигналом, поступающим на четвертый вход формирователя 22 сигналон приоритета с шестого внешнего входа.Приоритеты распределяются следующим образом: первый, наивысший, приоритет - у процесса считьвания выходного видеосигнала; второй приоритет - у процесса записи входного видеосигнала; третий, самый низкий, приоритет - у процесса прямого доступа.В начале каждого цикла обращения к узлу 7 памяти и формирователь 22 сигналов приоритета анализирует поступление к этому моменту уровня сигнала на выходах триггеров 17-19 и 15 20 выбирает процесс, соответствующий самому высокому уровню,устанавливает на своих выходах управляющие сигналы, задающие режим работы для обслуживания этого процесса н данном цикле обращения, и после завершения данного цикла обращения сбрасывает выполненное требование путем перевода соответствующего триггера н нулевое состояние. В начале следующего цикла обращения снова анализируются ниды требований, как оставшиеся необслужвнными н предыдущем цикле, так и новые, поступившие н течение предыдущего цикла, и работа формирователя 22 сигналов приоритета повторяется,Анализ поступивших видов требования и установка управляющих сигналов осуществляются следующим образом.Выходы триггеров 17-19 через пятый, седьмой и шестой входы формирователя 22 сигналов приоритета соединены с П-входами триггеров 33-35 соответственно. Первый вход формирователя 22 соединен с синхронходами этих же триггеров (фиг, 3), В начале цикла обращения к узлу 7 памяти сигналом начала цикла (фиг. 4 а) производится перезапись состояний триггеров 17-19 в триггеры 33-35 соответственно. Выходы триггеров 33-35 соединены с первым, вторым и третьим входами блока 36 постоянной памяти, на четвертый вход которого через четнертый вход формирователя 22 сигналов приоритета подается сигнал с шестого внешнего входа. Блок 36 постоянной памяти предназначен для реализации управляющих выходных сигналов формирователя 22 сигналов приоритета как логических функций от сигналов требований процессов и сигналов записи/считывания (Зп/Сч) с шестого внешнего входа. Эти функции для каждой возможной комбинации входных сигналов на входах блока 36 постоянной памяти устанавливают упранляющие выходные сигналы для процесса, чье требование в данной комбинации имеет самый нысокий приоритет.Первый, второй и третий входы блока 36 постоянной памяти предназначены для подачи сигналбв требований: записи, считывания и прямого доступа. Единица соответствует наличию требования, нуль - отсутствию требования.Нуль (низкий уровень сигнала) на чет55 915065вертом входе бпока Зб постоянной памяти означает режим прямого доступадля записи, единица (высокий уровеньмсигнала) - режим прямого доступадля считывания,Пятый и шестой выходы блока 36постоянной памяти являются третьими четвертым выходами Формирователя22 сигналов приоритета, уровни сигналов на этих выходах задают режимыработы узла 7 памяти, коммутатора15 адресов и дополнительного коммутатора 4. На второй вход первого элемента И 37 поступает тактовый импульс начала обращения через третийвход формирователя 22 сигналов приоритета с четвертого выхода блока16 управления,На вторые входы элементов И 38-40 поступает тактовый 2 римпульс конца обращения через второйвход формирователя 22 сигналов приоритета с третьего выхода блока 16управления, Выходы элементов И 37-40предназначены для подачи импульсных 25сигналов в зависимости от заданногорежима работы,В процессе записи входного видеосигнала кадровый синхроимпульс(Фиг, 5 а) поступает от генераторавходной развертки с третьего внешнего входа на синхронходы первого ивторого счетчиков 11 и 12 и устанавливает их в нулевое состояние, В,момент окончания кадрового синхроимпульса и начала активной части кадрапервый 11 и второй 12 счетчики освобождаются, и первый счетчик начинаетсчитать по модулю восемь синхроимпульсы (СИ) отсчетов активной частикадра (фиг, 5 б), поступающие на еготактовый вход с второго внешнеговхода. Одновременно эти же СИ отсчетов поступают на тактовый вход АЦП 1,обеспечивая преобразование входногоаналогового видеосигнала н восьми 4разрядные цифровые отсчеты, и на тактовый вход входного регистра 2, обеспечивая запись очередного цифровогоотсчета на вход этого регистра с одновременным сдвигом на один разрядранее записанных в нем отсчетов, Таким образом во входном регистре 2 накапливается группа из восьми отсчетов. Через каждые восемь СИ отсчетов первый счетчик 11 ныдает на своем выходе импульс (Фиг, 5 в), который поступает на тактовый вход входного 91 )Обуферного регистр 3 и переписываетн него группу восьми отсчетов иэвходного регистра 2Одновременноэтот импульс поступает на первый входтриггера 17 в качестве сигналя требования процесса записи входноговидеосигнала и устанавливает его вединичное состояние, после чего снова повторяется процесс накоплениягруппы из восьми отсчетов во входном регистре 2. Формирователь 22 сигналов приоритета в начале цикла обращения к узлу 7 памя-и, следующего по времени после момента установления триггера в единичное состояние, производит анализ состояний триггеров 1719, Если к началу этого цикла обращения отсутствует требование с более высоким приоритетом, чем у требования процесса записи входного видеосигнала (т,е, требование процесса считывания), то данный цикл обращения отдается для выполнения процесса записи, Если же к началу данного цикла обращения наряду с требованием записи присутствует и требование считывания с более высоким приоритетом (на триггере 18), то требование записи выполняется в цикле обращения, следующем после данного. На временной диаграмме (Фиг. 5) изображен последний случай.Процесс записи группы отсчетов входного видеосигнала в цикле обращения к узлу 7 памяти выполняется. следующим образом.Состояния триггеров 17-19 сигналом начала цикла обращения (фиг. 4 а), поступающим на первый вход формирователя 22, переписываются в триггеры 33-35 (при этом триггер 18 требования процесса считывания находится в нулевом состоянии, иначе в данном цикле будет выполняться процесс считывания), После этого формирователь 22 для данной комбинации требований на триггерах 17-19, в которой требование записи имеет самый высокий приоритет, вырабатывает в соответствии с логическими функциями, реализованными в блоке 36 постоянной памяти, управляющие сигналы на своих выходах для процесса записи, На первом и втором выходах формирователя 22 устанав" ливаются низкие уровни сигналов. Сигнал с четвертого выхода формирователя 22 поступает на тактовый вход дополнительного коммутатора 4 и переклю150659 чает его н режим соединения группового информационного нхода регистра 6 перезаписи с групповым выходом входного буферного регистра 3, Сигнал с третьего выхода формирователя 22 поступает на соответствующий вход узла 7памяти и переключает его н режим записи. Оба сигнала с четвертого итретьего выходов формирователя 22 поступают на первый и второй тактовые входы коммутатора 15 адресов и переключает его в режим соединения группового выхода первого блока 23 постоянной памяти с вторым группоным входом узла 7 памяти, что обеспечивает подачу на адресные входы последнего адреса записи группы отсчетонвходного видеосигнала.На первом и четвертом выходах 2 р блока 36 постоянной памяти устанавливаются высокие уровни сигналов, которые приоткрывают элементы И 37 и 40. Через элемент И 37 проходит тактовый импульс начала обращения 25 (фиг. 4 б) на второй выход формирователя 22,с которого он поступает на тактовый вход регистра 6 перезаписи и переписывает в него группу отсчетов из входного буферного регистра 3.Сразу после этого начинается запись отсчетов иэ регистра 6 перезаписи н восемь параллельных каналов узла 7 памяти. Состояния входного буферного регистра 3 и регистра 6 перезаписи показаны на фиг. 5 г, д соответственно. Верхний уровень соответствует состоянию хранения информации регистрами, нижний уровень - безразличному состоянию. На фиг. 5 е показаны следующие последовательно друг эа другом циклы(обращения к узлу 7 па" мяти. Временная диаграмма изображена для случая, когда частоты поступления требований процесса записи (фиг. 5 в) и требований процесса считывания (фиг. 5 и) принимают значения, равные величине, обратной удвоенному периоду цикла обращения. Входной буферный регистр 3 должен хранить информацию в промежутке между поступлением требования процесса записи и перезаписью ее в регистр 6 перезаписи (фиг. 5 г), а регистр 6 переэа 55 писи должен хранить информацию н течение всего цикла обращения, который отдан для процесса записи (фиг. 5 д). 12На временной диаграмме показан слу;чай, когда требования процессон записи и считывания поступают н течениеодного цикла обращения, поэтому требонание процесса записи выполняетсяв цикле обращения, следующем послеближайшего к нему.При записи отсчетов из,регистра 6перезаписи н узел 7 памяти сигнал смены разрядов адреса (фиг. 4 е), поступающий на третий тактонйй вход коммутатора 15 адресов, обеспечивает пос"ледовательную подачу на второй груп,повой вход узла 7 памяти восьми старпих и восьми младших разрядов шестнадцатиразрядного адреса с ныходапервого блока 23 постоянной памяти,а сигналы синхронизации, поступающие на первый групповой вход узла7 памяти, обеспечивают стробированиемладших и старших разрядов адреса.После окончания записи информациив узел 7 памяти в конце цикла обращения через приоткрытый элемент И40 проходит тактовый импульс концаобращения (фиг. 4 д), который черезпятый выход фбрмирователя 22 прохо"дит на тактовый вход второго счетчика 12 и увеличивает его состояние наединицу, устанавливая на выходе пер"ного блока 23 постоянной памяти темсамым новый адрес для записи следующей группы отсчетов в следующемцикле записи, Последовательное состояние второго счетчика 12 показанона Фиг, 5 ж, где и - номер самой последней группы иэ восьми отсчетрввактивной части кадра. Этот же такто"вый импульс конца обращения поступает на второй вход триггера 17 и сбрасывает его н нуль, что означает вы"полнение требования процесса записивходного видеосигнала. После этоготриггер 17 готон зафиксировать следующее требование процесса записи, которое появится после накопления следующей группы иэ восьми отсчетов входного видеосигнала во входном регистре 2,В режиме записи входного видеосигнала элементы И 38 и 39 заперты низкими уровнями сигналов на втором итретьем выходах блока 36 постояннойпамяти, поэтому на первом и шестомвыходах формирователя 22 сигналовнет.Описанный процесс за 1 иси повторяется для каждой группы из восьми от4 6591 13150 счетов входного видеосигнала в течение всей активной части кадра,В процессе вывода из входного видеосигнала передаваемой в нем дополнительной информации, которая может занимать одну или несколько строк, на девятый внешний вход посту пает от генератора СИ входного видео сигнала импульс начала передачи дополнительной информации. На десятый внешний вход поступает от того же генератора импульс конца передачи дополнительной информации. Дополнительная информация передается во входном видеосигнале во временном промежутке между моментами поступления этих импульсов.В случае отсутствия дополнительной информации во входном видеосигнале четвертый триггер 20 имеет на выходе нулевое состояние и первый блок 23 постоянной памяти выдает последовательность адресов записи входного видеосигнала в адресном пространстве телевизионного кадра узла 7 памяти.В случае передачи дополнительной информации во входном видеосигнале импульс начала передачи дополнительной информации поступает с девятого внешнего входа на первый вход четвертого триггера 20, переводит его в единичное состояние, сигнал с его выхода поступает на старший адресный разряд первого блока 23 постоянной .памяти и переключает его адресное пространство, которое начинает выдаваТь последовательность адресов записи в адресном пространстве хранения дополнительной информации узла 7 памяти синхронно с изменением состояний на выходе счетчика 12, куда и записывается поступающая дополнительная информация.В момент окончания передачи дополнительной информации импульс конца передачи дополнительной информации поступает с десятого внешнего входа на второй вход четвертого триггера 20, возвращает его в нулевое состояние, тем самым производится обратное переключение адресного пространства для дальнейшей записи входного видеосигнала в адресное пространство телевизионного кадра.Возможно выделение дополнительной информации как из строк кадрового гасящего импульса, так и из строк активной части кадра. В елчае передачи дополнительной информации встроках активной части кадра при воспроизведении записанного в узле 75памяти телевизионного кадра в техстроках, в которых в текущем кадревидеоинформация была потеряна вследствие передачи в этих строках дополнительной информации, воспроизводится видеоинформация из соответствующих строк предыдущего по времени кадра, ранее записанного в узле 7 памяти, Это гарантирует хорошее качествовосстановленного изображения вследствие сильной корреляции между собойсоседних по времени ТВ-кадров. Послетого, как выделенная дополнительнаяинформация запишется в узле 7 памяти,2 р она извлекается оттуда в режиме прямого доступа по считыванию от внешнего устройства,В процессе считывания выходноговидеосигнала кадровый СИ (фиг. 5 э)25 поступает от генератора синхроимпульсов выходной развертки с четвертоговнешнего входа на синхровходы третьего и четвертого счетчиков 13 и 14и устанавливает их в нулевое состояние. В момент окончания кадровогоСИ, которое опережает начало активнойчасти кадра выходного видеосигналана шестнадцать периодов СИ отсчетоввыходного видеосигнала (фиг, 5 з, л),третий счетчик 13 начинает считать35по модулю восемь синхроимпульсы отсчетов, поступающие на его тактовыйвход с пятого внешнего входа от тогоже генератора. После поступления первых восьми СИ отсчетов сигнал с выхода счетчика 13 поступает на первыйвход триггера 18 в качестве сигналатребования процесса считывания выходного видеосигнала и устанавливаетего в единичное состояниеПосколькутребование процесса считывания обладает наивысшим приоритетом, то формирователь 22 в ближайшем цикле обращенияк узлу 7 памяти начинает считывание изнего группы отсчетов выходного видеосигнала.В начале цикла обращения сигналомначала цикла состояния триггеров 1719 переписываются в триггеры 33-35,55после чего на выходы формирователя22 подаются управляющие сигналы,задающие режим считывания из узла7 памяти отсчетов выходного видеосигнала, На третьем и четвертом выходах15 1 Ю 59 формирователя 22 ус та 1 анливавтся низкий (нулевой) и высокий (едицичный) уровни сигналов соответствеццо. Сигнал с третьего выхода поступает на пятьп тактовый вход узла 7 памяти и переключает его в режим считьоаця, сигналы с третьего и четвертого выходов формирователя 22 поступают ца первый и второй входы коммутатора 15 адресов и переключают его в режим соединения группового выхода второго блока 24 постоянной памяти с вторым групповым входом узла 7 памяти, что обеспечивает подачу на адресные входы 15 последнего адреса считывания группы отсчетов выходного видеосигнала.После завершения считывания восьми отсчетов иэ узла 7 памяти, при котором сигнал смены разрядов адреса, поступающий на третий тактовыг вход коммутатора 15 адресов, и синхросигналы, поступающие на первый групповой вход узла 7 памяти, выполняют ту же функцию, что и при выполнении цикла записи, тактовьп импульс конца обращения (фиг. 4 д) проходит через элемент И 38, который приоткрыт высоким уровнем сигнала на втором выходе блока 36 постоянной памяти, на первый выход формирователя 22, С этого выхода тактовый импульс конца обращения поступает на тактовый вход выходного буферного регистра 8 и записывает в него восемьь отсчетов, считанных из узла 7 памяти. Этот же З 5 импульс поступает на тактовый вход четвертого счетчика 14 и увеличивает его состояние на единицу, устанавливая тем самым на выходе второго блока 24 постоянной памяти новый адрес для считывания следующей группы отсчетов в следующем цикле считывания, Одно" временно этот же импульс поступает на второй вход триггера 18 и сбрасывает его в нуль, что означает выпол нение требования процесса считывания,После того, как счетчик 13 отсчитает вторые восемь СИ отсчетов, следующих по окончании кадрового СИ, импульс с выхода счетчика 13 снова Що устанавливает триггер 18 в единичное состояние для считывания следующей группы отсчетов, Одновременно в выходной регистр 9 переписываются параллельно восемь отсчетов иэ выход ного буферного регистра 8, после чего синхронно с СИ отсчетов, поступающими на первый тактовыгг вход регистра 9 и ЦАП 10, эти отсчеты госледоватець 1 6цо цыдцигаются из ньхсцецпго регистра9 и преобразонываются ц ацацогоцьпвидеосигнал.К моменту, когда последний восьмойотсчет выдвинется из выходного регистра 9, в выходном буферном регистре 8 хранится группа следующих восьми отсчетов, считанных из .узла 7 памяти, которая переписывается в выходнойрегистр 9 после выхода из него последнего восьмого отсчета, ТаКим образомобеспечивается непрерывная последовательность видеосигнала на выходеЦАП 10.Последовательность сигналов с выхода третьего счетчика 13 показанана фиг. 5 и. Выходной буферный регистр8 хранит группу отсчетов между моментами окончания цикла считывания и начала развертки этой группы отсчетовв выходном регистре 9 (фиг. 5 к, л).Последовательность состояний счетчика 14 показана на фиг, 5 м, где ивномер самой последней группы отсчетов в активной части кадра выходноговидеосигнала,В процессе ввода дополнительнойинформации в выходной видеосигналкадровый СИ поступает с четвертоговнешнего входа на синхровход пятогосчетчика 27 и на первый вход пятоготриггера 26, который представляетсобой К-вход, и устанавливает их внулевое состояние.На втором групповом входе блока25 сравнения с двенадцатого внешнеговхода устанавливается номер строкивидеосигнала, в которую необходимоввести дополнительную информацию.Выход блока 25 сравнения соединен синформационным входом триггера 26,представляющим собой О-вход, Такто"вый вход пятого счетчика 17 соединенс тактовым входом пятого, триггера26. После окончания кадрового СИ пятый счетчик 27 начинает считатьстрочные СИ, поступающие с одиннадцатого внешнего входа, изменяя авоесостояние в момент фронта строчногоСИ. На выходе пятого счетчика 27 устанавливается номер текущей строкивьгходного видеосигнала, который поступает на первый групповой вход блока25 сравнения,Блок 25 сравнения сравнивает номертекущей строки с установленным на еговтором входе. Если они не равны, тоца выходе блока 25 сравнения - нуль, 715065который спадом строчного СИ, поступившим цд тактовый вход триггера 26,перездписывается в цего, т,е, цд выходе триггера 26 остается прежнее,5нулевое состояние, Когда после прихода очередного фронта строчного СИномер текущей строки ца выходе счетчика 27 станет равным установленномуца двенадцатом внешнем входе, на вы Оходе блока 25 сравнения устанавливается единица, которая спадом строчного СИ переписывается в триггер 26,Это единичное состояние ца выходетриггера 26 удерживается до конца 15текущей строки.Единичный сигнал с выхода триггера26 поступает на тактовый вход второго блока 24 постоянной памяти, представляющий собой старший адресный 20разряд, и переключает его адресноепространство, в результате чего ононачинает выдавать последовательностьадресов считывания в адресном пространстве хранения дополнительной информации узла 7 памяти синхронно сизменением состояний ца выходе счетчика 14, откуда считывается дополнительная информация, записанная тударанее в режиме прямого доступа по за- ЗОписи,Считываемая дополцительная информация поступает по той же цепи, чтои считываемьп выходной видеосигнал,на выход ЦАП 10. Таким образом производится ввод дополнительной инфор 35.мации в заданную строку выходноговидеосигнала.После окончания заданной текущейстроки на выходе блока 25 сравненияустанавливается нуль триггер 26возвращается в нулевое состояние,второй блок 24 постоянной памяти переключается обратно и продолжает выдавать последовательность адресовсчитывания выходного видеосигнала.Процесс прямого доступа в узел7 памяти осуществляется в двух режимах; доступ по записи и доступ посчитыванию.50При появлении необходимости прямого доступа в узел памяти от внешнего устройства с седьмого внешнеговхода поступает импульс требования(ТРБ ПЛ) на первьп вход триггера 9и устанавливает его в единичное состояние, С шестого внешнего входа начетвертый вход формирователя 22 сигналов приоритета поступает сигнал определяющий своим уровнем режимпрямого доступа цо эдпцси или по считыванию (Зп/Сч),Требование процесса прямого доступа имеет сдмьп низкий приоритет,поэтому оно выполняется в том циклеобращения к узлу 7 пдмяти, к началукоторого отсутствуют требования других процессов, т,е, к началу котороготриггеры 17 и 18 находятся в нулевомсостоянии, Лля включения процессапрямого доступа формирователь 22 вначале цикла обращения устанавливает на своих третьем и четвертом выходах сигналы, переключающие комму;татор 15 адресов в режим соединениявторого группового входа узла 7 памяти с восьмым внешним входом, накотором устанавливается адрес, по которому необходимо произвести обращение процесса прямого доступа (АдресПЛ). Лополнительньп коммутатор 4 сигналом с четвертого выхода формирователя 22 устанавливается в режим соединения группового информационноговхода регистра 6 перезаписи с тринадцатым внешним входом, на котором устанавливается информация, записываемая в режиме прямого доступа по записи.Сигнал с третьего выхода формирователя 22 поступает на тактовый входузла 7 памяти и устанавливает его, взависимости от сигнала на шестомвнешнем входе, либо в режим считывания, либо в режим записи.Сигнал смены разрядов адреса, поступающий на третий вход комиутатора15 адресов, и синхросигналы, поступающие на первый групповой вход узла7 памяти, выполняют ту же функцию,что и в описанных процессах.В случае, если выполняется процесспрямого доступа в режиме записи, тактовый импульс начала обращения с второго выхода формирователя 22 поступает на тактовый вход регистра 6 перезаписи и записывает в него информа-:цию, установленную на тринадцатомвнешнем входе. Сразу после этогоначинается цикл записи в узел 7 памяти,В случае, если выполняется процесспрямого доступа в режиме считывания,в узле 7 памяти выполняется цикл считывания, после чего считанная информация поступает на третий внешнийвыход.