Мультиплексное устройство для обмена информацией

(Б 1) С 06 Р 13/14 ННЬЙ КОМИТЕТ СССЭОБРЕТЕНИЙ И ОТНРЫТИ СУДАРСТВЕПО ДЕЛАМ ИОАН ОБРЕТ(54)(57) 1. МУЛЬТИПЛЕКСНОЕ УСТРОЙСТВО ДЛЯ ОБМЕНА ИНФОРМАЦИЕЙ, содержащееузел прерывания, увел захвата магистрали и регистр управляющего слова, информационные входы - выходы которых образуют управляющий входвыход устройства, узел формированияадреса, выход которого является пер- .вым адресным выходом устройства, регистр информации, первый и второйинформационные входы-выходы которогоявляются соответственно первым и вторым информационными входами - выходами устройства, и распределитель сигналов управления циклом, первый, второй, третий и четвертый выходы которого подключены соответственно к уп"равляющим входам узла захвата магистрали, узла формирования адреса, регистра управляющего слова и регистраинформации, о т л и ч а ю щ е е с ятем, что, с целью сокращения аппаратурных затрат, в устройство введеныузел генерации адресов, узел синхронизации обмена и коммутатор констант,причем информационный вход и входсброса узла синхронизации обменасоединены соответственно с информационными входами-выходами учла захватамагистрали и узла прерыванияперваягруппа выходов является группой вы 801157546 А ходов синхронизации, устройства, а вход задания направления обмена подключен к пятому выходу распределителя сигналов управления циклом, группа входов которого соединена с второй группой выходов узла синхронизации обмена , с управляющим выходом регистра управляющего слова и первым управляющим выходом узла генерации адресов, второй управляющий выход которого соединен с входом пуска узла захвата магистрали, вход, синхронизации является входом синхронизации устройства, а информационный выход соединен с вторым адресным выходом устройства и информационным входом коммутатора 8 :констант, первый и второй управляющие входы которого подключены соответственно к шестому выходу распределителя сигналов управления цикломи синхрониэирукщим выходом узла прерывания, вход синхронизации которого соединен с информационным входом ре- ьфффь гистра управляющего слова и вьмодом фффь . узла формирования адреса, информаци Я онный вход которого является адрес- а, 1 ным входом устройства, выход комму" татора констант соединен с управляю- ,р щим входом-выходом устройства, при- и чем узел генерации адресов. содержит задающий генератор, элемент И и элемент ИЛИ, причем счетный вход счетчика соединен с вьмодом задающего генератора, группа выходов обра 3:1 зф эует информационный выход узла, выходы первого.и последнего разрядов счетчика соединены соответственно с первым и вторым входами элемента И, вьмод которого является первым управляющим вьмодом узла и соединен с"Патент", г, Ужгород, ул. Проек Тираж 710 ИИПИ Государственного комитета по делам изобретений и откры Москва, 3-35, Раушская наб157546 первым входом элемента ИЛИ, второйвход н выход которого являются соотнетственно входом синхронизации нвторым управляющим выходом узла генерации адресон, при этом узел синхронизации обмена содержит регистрсдвига, пять элементов И, элементзадержки и элемент НЕ, причем информационный вход регистра сдвигасоединен с информационным входом узласинхронизации обмена, вход сбросачерез элемент задержки соединен свходом сброса узла, первый вход первого элемента И соединен через элемент НЕ с входом задания направления обмена узла и первыми нходамивторого и третьего элементов И, авыход - с первым входом четвертогоэлемента И, второй вход которогоподключен к входу сброса узла, первый выход регистра сдвига соединенс вторым входом второго элемента И,второй выход, - с вторыми входамипервого и третьего элементов И иинверсным выходом пятого элемента И,прямой вход которого соединен с третьим выходом регистра сдвига, четвертый регистр сднига и выходы первого и второго элементов И образуютпервую группу выходов узла, третийвыход регистра сдвига и выходы третьего, четвертого и пятого элементовИ образуют вторую группу выходов узласинхронизации обмена. 1Изобретение относится к вычислительной технике и предназначено для сопряжения магистрали системы обработ ки данных с магистралью периферийных устройств, например магистралью адаптеров каналов связи.Цель изобретения - сокращение аппаратуриых затрат.На фиг. 1 предст.;влеиа блок-схема устройства; на фиг. 2 - функционапь ная схема узлов захвата магистрали, узла синхронизации и узла прерываний, составляющих интерфейсный блок; иа фиг. 3-7 - функциональные схемы распределителя сигналон управления цик лом, узла генерации адресов, комму 2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что узел захвата магистрали содержит паа триггера и элемент И, причем выход первого триггера соединен с инверсным входом элемента И и входом сброса второго триггера, синхровход которого является входом пуска узла, а выход подключен к информационному нхОду первого тр: ггера, вход сброса и сиихровход которого соединены соответственно с управляющим входом узла и прямым входом элемента И, выходы первого и нторого триггеров и выход и прямой вход элемента И образуют информационный вход-выход узла.3. Устройство по и. 1, о т л и - ч а ю щ е е с я тем, что распределитель сигналов управления циклом содержит счЕтчик, дешифратор и триггер, причем тактовый вход счетчика и первая группа входов дешифратора образуют группу входов распределителя, группа выходов счетчика соединена с второй группой входов дешифратора, первый и второй выходы которого соединены соответственно с установочным входом и входом сброса триггера, а группа выходов образует второй, тре. тий и шестой выходы распределителя, второй выход дешифратора и выход триггера являются соответственно первым и пятым выходами распределителя. 2татора констант, регистра управляющего слона и узла формирования адреса соответстненно; на фиг. 8-10 - временные диаграммы работы устройства; на фиг11 - пример структуры системы,.использующий устройство для сопряжения с телеграфными каналами связи; на фиг. 12 - пример используемого в системе канального адаптера; на фиг. 13 - блок-схема алгоритма работы устройстваУстройство содержит (фиг, 1) узел 1 генерации адресов, распределитель 2, сигналов управления циклом, интерфейсный блок 3, шины 4 системной магистрали, через которую устройство соедиз 11няется с управляющей ЗВМ (не показана) и шины 5 магистрали периферийных устройств, к. которой подключеныпериферийные устройства, например,адаптеры. телеграфных каналов связи,регистр б управляющего слова, узел 7формирования адреса, коммутатор 8констант, регистр 9 информации.Интерфейсный блок 3 состоит из узла10 захвата магистрали, узла 11 синхронизации обмена и узла.12 прерывакийеУзел 10 захвата магистрали (фиг, 2)содержит триггеры 13 и 14, элемент И 15,шину 16 входа пуска, шину 17 управляющего входа и шины 1.8 - 21 инфор"мационного входа-выхода узла 1 Д,Узел 1 синхронизации обмена (фиг,. 2)содержит регистр 22 сдвига, элементНЕ 23, элемент 24 задержки, первый25, второй 26, четвертый 27, третий28 и пятый 29 элементы И, шины 30 и31 третьего и четвертого выходоврегистра 22, шину 32 входа заданиянаправления обмена узла 11, шины 3335 выходов элементов И 25, 27 и 29,шину 36 входа сброса узла 11, шины37 и 38 выходов элементов И 26 и28. Шины 31, 33 и 37 образуют первую группу выходов, а шины 30, 34,35 и 38 - вторую группу выходов узла 11. Увел 12 прерываний (фкг. 2)содержит магистральный усилитель 39,триггеры 40 и 41., элемент НЕ 42,элемент И 43, шины 44 - 46 информационного входа-выхода и шины 47 и 48выхода и входа синхроккзации узла 11.Распределитель 2 сигналов управления циклом содержит (фиг. 3) счетчик 49,. дешифратор, организованныйна элементах ИЛИ 50 - 53 и элементахИ 54 - 64триггер 65шины бб и 67,составляющие вместе с шинами 30, 34,35 и 38 группу входов расчределителя2, шины 68 и 69 шестого выхода, шины 70 - 72 второго выхода, шины 73 и74 третьего выхода и шины 75 и 76четвертого выхода распределителя 2.Узел 1 генерации адресов содержит( фиг. 4 ) задающий генератор 77,счетчик 78элемент И 79, элементИЛИ 80, шины 81 - 86 информационноговыхода, шину 87 снкхронизирующеговхода узла 1,Коммутатор 8 констант (фиг. 5)состоит из элемента ИЛИ 88 и группымагистральных усилителей 89. Выходэлемента ИЛИ 88 соединен с входом57546 4 5 10 5 20 25 ЗО 35 40 45 управленйя магистральных усклителе 3 Г 89, а входы соедкнены с информационными входами магистральных усилителей 89 и с шинами 47 и 68 и 69 .(Фиг. 2). Другие информационные входы магистральных усилителей 89 соединены с шинами 81 - 86 выходов распределителя 2 (фиг. 4) и адресными перемычками 90.Регистр б .управляющего слова содержит (фиг, б) запоминающий регистр 91, магистральные усилители 92 и 93 и элементы И 94 и 95.Узел 7 формирования адресов содержит (фиг. 7) регистр 96, счетчик 97, две группы магистральных усилителей 98 и,99, элемент ИЛИ 100 и элемент И 1 О 1.В рассматриваемом примере устройство работает в телеграфном концентраторе и в центре коммутации сообщений (ЦКС). Как концентратор, так и ЦКС, являются специализированными вычислительными системами, предназначенными для использования в телеграфной сети коммутации сообщений.Осковой таких систем (фиг. 11) является микроЭВМ (СОД) 102 одношинной структуры, функциональные устрой" ства которой (процессор 103, память 104,контроллеры периферийных устройств 105 и т.п.) обьединены одной системной магистралью межмодульного параллельного интерфейса 4, имеющий единое адресное пространство. К этой магистрали, наряду с другими устройствами, подключено и предлагаемое устройство 106, осуществляющее. посредством магистрали 5 обслуживание канальных адаптеров 107 в режиме разделения времени.Каждый канальный адаптер содержит (фкг. 12) дешифратор 108 номера кана. ла связи и приемно-передатчик 109, состоящий из регистров 1 О и 111 сдвига и элемента И 12. Устройство рйботает следующим об" разом.Устройство не содержит специальных средств, хранящих информацию о текущем состоянии каналов связи. Необходимая управляющая информация, отражающая состояние каналов, размещается в основной памяти микроЭВМ 102, существующей как ресурс вычислителькой системы, независимо от наличия устройства 06.Устройство 106 работает с зонами памяти 104, содержащими необходимую информацию о состоянии каналов связи, методом прямого доступа, выполняя рутинные операции по приему и 5 передаче информации беэ участия процессора 103 и затрат вычислительного ресурса системы. Функциональная законченность устройства проявляется в выполнении им определенных законченных операпий по обмену информацией между памятью 104 и каналами связи. Канальные адаптеры 107 никакойуправляющей информации о предисториии текущем состоянии обмена по каналамсвязи не содержат. Каждый канальныйадаптер 107. с помощью приемно-передатчика 109, представляющего собой поО,существу параллельно-последовательный преобразователь, выполненный нарегистрах 110 и 111 сдвига, обеспечивающий обмен информацией с дуплексными телеграфными. каналами связи,работающими со скоростью 50, 100,200и 600 бод со стартстопной синхронизацией 5-или 8-элементным кодом,Максимальная скорость обмена обслуживаемых каналов связи определяет З 0период цикла опроса устройством канальных адаптеров 107 равный примерно 6 6 нс.Взаимодействие устройства с канальными адаптерами осуществляется 3следующим образом,Узел 1 осуществляет непрерывныйопрос канальных адаптеров 107 путемпериодической последовательности. выдачи адресов каналов с помощью ФОсчетчика 8 и адресных шин 81 - 86магистрали, Значение младшего разряда адресного кода на шине 81 определяет фазу обслуживания приема илипередачи, а остальные разряды на 4 Зшиках 82 - 86 определяют номер какала, который опознается одноименнымканальным адаптером 107,Канальный адаптер 107, принявшийзнак информации, а момент его опроса ъЬ(в фазе обслуживанич приема) формирует.на шине 87 сигнал "Прием", которыйчерез элемент ИЛИ 80 анализируетпроцедуру обслуживания данного канала по приему - занесение принятого 55знака (с помощью информационных шин 5магистрали и информационного регистра 9) в подготовленную программой для данного канала буферную областьпамяти 104.Канальные адаптеры 107, не принявшие на момент их опроса знака информации, сигнала "Прием" на шине 87 неформируют.Обслуживание канальных адаптеров107 на передачу заключается в том,что устройство с периодом, равнымвремени передачи одного знака в канал связи (данный период задаетсястаршим разрядом счетчика 78 узла 1),последовательно в соответствии с ад"ресами обслуживаемых каналов выбирает из памяти 104 управляющие сновапередачи и анализирует в них разрядразрешения передачи,В случае разрешения передачи вобслуживаемый канал связи устройствоосуществляет занесение в данный канальный адаптер .107 информационногобайта в соответствии с текущим адресом буфера.Функционирование устройства иллюстрируется блок-схемой алгоритма(фиг, 8 - 10).На временных диаграммах приведенаработа узлов 1 О - 12 интерфейсногоблока 3 фиг, 8 и обозначены интервалы: 1 - время обмена - один акт .обращения устройства 106 и памяти 104по чтению (фиг. 8 а) или по записи(фиг. 8 б); Т - временной интервал,задающий гарантирование задержки между интерфейсными сигналами (в соответствии с ОСТ 11.305.903-80). Величина данной задержки определяетсятактирующей частотой регистра 22,используемого как линия задержки.На фиг. 8 а приведена временная диаграмма работы узла О захвата магистрали интерфейсного блока 3,Работа распределителя 2 иллюстрируется также временными диаграммами(фиг. 9). Временной интервал 1 надиаграммах (фиг,9) обозначает времяобслуживания одного канала связи поприему или передаче.ф Диаграммы приведены для случаяобслуживания приема знака. Отличияпри обслуживании передачи показаныпунктиром (фиг, 9), На шине 18(фиг. 9) пунктиром показан сигнал"Конец цикла" в случае отсутствияразрешения приема или передачи пообслуживаемому каналу связи,1157Работа узла 1 иллюстрируется временными диаграммами (фиг. 1 О), накоторых временной интервал Т показывает период опроса устройством всехканалов связи, а диаграммы ПМО,ПДО, 5: ствуют обозначениям шин на функциональных схемах (фиг. 2 - 7),В процессе работы устройстваузел 1 выдачей на шины 81 - 86 сигналов адреса осуществляет непрерывныйпериодический опрос канальных адаптеров 107; При опросе канальногоадаптера 107, принявшего знак информации, на шине 16 формируетсясигнал инициации, поступающий на фовход узла 10, который, получив сигнал инициации, осуществляет захватшин 4 магистрали СОД, и, с помощьюраспределителя 2 по адресам, выдаваемым коммутатором 8, осуществля- фет,последовательное чтение из закреп"ленных для данного канала ячеек памяти104 управляемого слова и значенияадреса информационного байта для занесения их соответственно в регистр 306 и узел 7. Причем в адресе байтастаршие разряды, определяющие начальный адрес буферной области памяти 104 для приема информации, задаются программой при выделении буфера, да младшие разряды, число которыхопределяет размер буфера, увеличиваются устройством на единицу послеприема очередного знака. Затем пополученному адресу узел 11 с помощью аораспределителя 2 и регистра 9 информа.ции заносит принятый на шинах 5 знакинФормации в память 104.Затем узел 11 по сигналам распре делителя 2 осуществляет занесение в память 104 в обратном порядке прочитанных слов - адреса байта и управ-. ляющего слова, после чего устройство освобождает шины магистрали СОД, а Я узел 1 начинае опрос следующего канального адаптера 07.Если после завершения описанного цикла обслуживания очередного канала, узел 7 регистрирует ситуацию, 55 требующую реакции СОД, то он устанав-, ливает сигнал на шину 48, идентифицирующий ситуацию Конец буфера 1 ф,54 б8по которому узел 12 осуществляет процедуру прерывания программы в СОД.Процесс передачи знака информации из буферной области памяти 104 в канал связи осуществляется аналогично, с той лишь разницей, что начальная инициация узла 10 производится сигналом на шине 16 с выхода узла выдаваемым по окончании передачи по опрашиваемому каналу очередного знака информации, а информационный байт передается с помощью регистра 9 информации через шины 5 в соответствующий канальный адаптер 107.Интерфейсный блок 3 (фиг. 2) уст. ройства работает следукщим образом,Работа интерфейсного блока 3 начинается с захвата магистрали СОД . которая осуществляется узлом 10. На синхровход триггера 14 с выхода узла 1 (фиг. 4) по шине 16 поступает сигнал инициации. Триггер 14 устанавливается в единичное состояние, выдает сигнал запроса магистрали на шину 18 и подготавливает к срабатыванию триггер 13. При поступлении на синхровход триггера 13 сигнала разрешения захвата магистрали (РЗМ 1) с шины 19, триггер 13 устанавливается в единичное состояние и с помощью элемента И 15 блокирует прохождение ответного сигнапа разрешения РЗМО на шину 21, но выдает в шину 20 сигнал подтверждения захвата магистрали, устанавливает в исходное состояние триггер 14 и разрешает работу линии . задержки, выполненной на регистре 22 сдвига С этого момента начинается обмен информацией (чтение и запись словамежду устройством и оператив-ной памятью СОД. На четыре выходах регистра 22 последовательно появля-ются сигналы единичного уровня, выполнякщие следующие воздействия. Сигнал с третьего выхода регистра 22 поступает по шине 30 на вход счетчика 49 (фиг. 3), подготавливая его к срабатыванию, и с помощью элемента И 29 формирует сигнал "Выдача адресов" на шине 35, поступающий на распределитель 2 (фиг. 3).Затем на четвертом выходе регистра 22 на шине 31 формируется магистральный сигнал сопровождения адреса11 ИОБМ . После этого сигнал с второго выхода регистра 22, поступая на инверсный вход элемента И 29, запрещает формирование на шине 35 сигна157546 1 Ола "Выдача адреса" и в зависимости от направления обмена определяемого сигналом "Запись" на шине 32 с помощью элемента И 25 формирует на шине 33 магистральный сигнал чтения 3 данных (ДЧТ) (в случае чтения), который поступает в магистраль и на вход элемента И.27, образуя сигнал "Чтение информации" на шине 34. В противном случае на элементе И 28 формируется сигнал "Выдача информа" ции" (в случае записи), поступакицей на шину 38. Сигнал с последнего(первого) выхода регистра 22 на элементе И 26 Формирует в шину 37 магистральный сигнал записи данных (ДЗП) (при записи). При чтении сигнал с первого выхода регистра 22 не используется. Сигнал ответа (ОТВ)., поступающий из магистрали по шине фО 36, в ответ на сигналы в шинах 33 или 37 поступает на вход элемента 27, прекращая формирование сигнала "Чтение информации" на шине 34 (в случае чтения) и через элемент за- И держки 24 поступает на вход сброса регистра 22, сбрасывая одновременно все сигналы е ее выходов. При этом в ответ на снятие на шине 33 сигнала ДЧТ (или на шине 37 ДЗП), на шине 36 39 снимается магистральный сигнал ОТВ, а задний фронт сигнала Конец обмена" на шине 30 производит переключе-. ние счетчика 49 (фиг. 3), после чего узел 11 начинает новый обмен информацией с памятью. После последнего обмена сигналом "Конец цикла" по шине 17 триггер 13 устанавливается в исходное состояние и освобождает шину 4 магистрали СОД. 4Узел 12 инициируется сигналом "Конец буфера", на шине 48,поступающим из узла 7 (фиг. 7). При этом триггер 40 устанавливается в единичное состоя. ние, выдает по шине 45 в магистраль ф СОД сигнал требования прерывания (ТПР) и, подготавливает к срабатыванию триггер 41. В ответ на сигнал ТПР СОД выдает. сигнал разрешения прерывания (РЗР 1) на шину 46, который поступает Ы на вход элемента И чЗ и через элемент ЯЕ 42 вызывает установку в единичное состояние триггера 41. Сигнал с выхода последний устанавливает в исходное . состояние триггер 40, поступает на М инверсный вход элемекта И 43 запрещая распространение ответного сигнала (РЗРО) на шину 44, через магистральный усилитель. 39 формирует ответныйсигнал ОТВ на шине 36 и .формируетсигнал "Выдача вектора" в шину 47,который поступает на коммутатор 8(фиг, 5). После приема вектора прерывания СОД снимает с шины 46 сигнал РЗР 1, устанавливая триггер 41 висходное состояние.Распределитель 2 сигналов управления циклом (Фиг. 3) работает слеФдующим образом.Основой распределителя 2 является позиционный счетчик 49, на выходах которого по завершению очередного обмена с памятью последовательнопоявляются сигналы, которые определяют фазу обслуживания, канала связи(чтение управляющего слова, чтениеадреса и т,п,). С помощью дешифратораэти сигналы идентифицируют обезличенные. с 1 гналы "Выдача адреса" (шина35), "Чтение информации (шина 34) и"Выдача информации (шина 38), формируя сигналы на шинах управления конкретными регистрами и узлами устройства: "Выдача адресной константы управляющего слова" (шина 68), Выдачаадреса" (шина 70), "Выдача адреснойконстанты текущего значения адреса""Запись адреса" (шина 72), "Записьуправляющего слова" (шина 74) Крометого, распределитель 2 формируетсигналы управления интерфейсным блоком 3 "Запись" (шина 32) и "Конеццикла" (шина 1). Сигнал "Запись" нашине 17 Формируется при установкетриггера 65 в единичное состояние,При передаче производится пересылка .знака информации через регистр 9 иэпамяти СОД в канал связи, поэтомуустановка триггера 65 в режим записи(в единицу) производится началом четВвертой фазы обмены элемент ИЛИ 52,после чтения знака информации из памяти и .передачи его в канальный адаптер, обслуживаемый в данный момент.При приеме знак информации пересылаеся в обратном направлении и установка триггера 65 в режим записи производится в начале третьей фазы обмена между устройством и памятью СОДчерез элемент И 54 и элемент ИЛИ 52,.Установка триггера 65 в исходное состояние, что соответствует режиму546 1 1 157чтения, осуществляется сигналом "Конец цикла" с выхода элемента ИЛИ 53.Сигнал "Конец цикла" Формируется нашине 17 в двух случаях: при полномцикле обслуживания (с последнего по- %зициониого выхода счетчика 49 черезэлемент ИЛИ 53); при коротком цикле(с выходе элемента И 64 через элементИЛИ 53),Работа распределителя 2 по полному 1 фили короткому циклу определяетсяналичием или отсутствием информациидля передачи в данный карал связи,при обслуживании передачи, а приприеме - разрешением или запретом 15приема информации с обслуживаемогоканала. Разрешение приема при передаче и соответственно отработка полного цикла обслуживания определяетсяодним иэ разрядов управляющего слова, ЗОформируашюим на шине 67 сигнал "разрешение", поступающий из регистра(Фиг. 6) иа инверсный вход элементаИ 64. В случае наличия разрешенияработа элемента И 64 запрещена и фор-Имироваиие сигнала "Конец цикла" осуществляется сигналом с последнего"выхода счетчика 49, после отработкиполного цикла обслуживания (пяти фазобменов с памятью СОД), При отсутствии сигнала разрешения на шине 67,формирование на шине 17 сигналаКонец цикла" н завершение обменаосуществляется сигналом с выходаэлемента И 64, вырабатываемым послепервой фазы обмена на шине 73, "Чте. ние управляющего слова",Узел 1 генерации адресов (фиг. 4)работает сЛедующим образом.Узел 1 осуществляет постоянный 4 рпоследовательный опрос канальныхадаптеров для выявления приема знакаинформации, а также задает темпвыдачи знаков в канальные адаптерыпри передаче, Полный период работысчетчика 78 равен времени передачиодного знака информации по каналусвязи, Сигнал на выходе младшегоразряда счетчика, поступающего нашину 81, определяет обслуживаниеЯприема или передачи канала связи,.номер которого определяется кодомна шинах 82-86, образуемым последующими .разрядами счетчика (кромесамого старшего). Таким образом, 55разрядность счетчика 78 определяетчисло. каналов связи, обслуживаемыхустройством, Поскольку темп передачи знаков информации определяетсястаршим разрядом счетчика 78, неучаствующего в опросе канальныхадаптеров, то период опроса всехканалов связи равен половине периодапередачи одного знака, что обеспечивает гарантированное обслуживаниекаждого знака при приеме, Сигналы,иницинрующие обслуживание передачи,формируются на выходе элемента И 79,на один из выходов которого поступа ет сигнал со старпгего разряда счетчика 78,. определякиций период передачи знаков а на второй вход поступает сигнал с младшего разряда счетчика 78, определякщий фазу обслуживания передачи данного канала. На выходе элемента И 79 Формируется сигнал "Передача", выдаваемый в шину 66.В Фазе обслуживания приема данногоканала, определяемой нулевым значением сигнала с младшего разрядасчетчика 78, канальный адаптер, опоэ.навшнй свой код н принявший знакинформации, формирует на шине 87сигнал "Прием". Сигналы "Прием" и"Передача" объединяются элементомИЛИ 80, на выходе которого Формируется сигнал Инициация", поступающийпо шине 16 в интерфейсный блок 3(фиг, 2).Коммутатор 8 констант (фиг. 5)работает следующим образом,Коммутатор 8 построен на магистральных усилителях 89, которые вьгдают в шины 4 магистрали СОД значения сигналов на входах в момент присутствия на управляющих входах сигнала с выхода элемента ИЛИ 88. Навходы старших разрядов коммутатора8 поступают сигналы с адресных перемычек 90, определяющих постояннуюбазу адресов констант в адресномпространстве магистрали СОД. На шины 81 - 86 входов магистральныхусилителей 89 подаются сигналы свыхода узла 1 (фиг, 4), определяющиепостоянные адреса управляющих слов,текущих значений адресов информационных слов и векторов прерыванийдля каждого иэ каналов связи н режиме приема нли передачи. На тримладших разряда коммутатора 8 поступают сигналы "Выдача адресной кон"станты управляющего слова" (шина 68), "Выпача адресной константыадреса" (шина 69 ) с выходов распределителя 2 (фиг. 3и сигнал "Вьдача вектора прерывания" 1 шнна 47),поступающий из узла 12, Данные сигналы модифицируют значение адресныхконстант обслуживаемого канала, атакже поступают на вход элемента 5ИЛИ 88, осуществляющий стробированиемагистральных усилителей 89.Регистр 6 управляющего слова(фиг. 6 ) работает следующим образом. 10Регистр 6 содержит два разряда, одиниз которыхформирует нашиие 67 сигналразрешения приема или передачи по об"служиваемому каналу связи, доступныйпо записи и чтению со стороны магист 5рели СОД, а второй разряд образуется,сигналом "Конец буфера" (шина 48) идоступен со стороны магистрали только по чтению, При окончании передачиили приема очередного блока (буфера) 20информации на шине 48 формируетсясигнал "Конец буфера", который черезэлемент И 95 заносится в запоминающий регистр 91 и через элемент И 94обнуляет .-разряд разрешения приема Иили передачи. При программной записиразрешения приема или передачи сигналом с выхода двунаправленного ма. гистрального усилителя 92 производится установка в единицу разряда 30разрешения (через элемент И 94) иобнуление разряда "Конец буфера" че- .рез элемент И 95. Занесение и выдача информации в (из) регистра 6 осуществляется соответственно ситналамн.(шина 74), поступающими ив распределителя 2 (фиг. 3),Узел 7 Формирования адреса (Фиг. 7) аработает следующим образом Узел 7 состоит иэ двух частей - постоянной (базовой) и модифицируемой. Основой постоянной части узла 7 является регистр 96, а модифицируемой - двоичный счетчик 97 с параллельным занесением информации. Выдача содержимого регистра 96 в магистраль СОД осуществляется с помощью двух групп магистральных усилителей 98 и 99. Число разрядов модифицируемой части определяет объем блока информации (буфера ), принимаемый или передаваемый устройством методом прямого доступа. Занесение текущего значения адреса информационного байта в регистр 96 осуществляется сигналом "Чтение. адреса", выдаваемым по шине 71 иэ распределителя 2 (фиг. 3). Выдача содержимого регистра 96 при чтении или записи байта информации осуществляется сигналом "Выдача адреса",. поступающим,по шине 70, а при записи в фиксированную ячейку па" мяти для хранения. - с помощью сигнала Запись адреса", поступающим по шине 72, Одновременно этим же сигналом производится модификация (увеличение на единицу) текущего значения адреса для приема (или передачи) следующего информационного байта, принятого (или передаваемого) по данному каналу связи в (из) очередную ячейку информационного блока (буфера) в память СОД. Таким образом, предлагаемое устройство обеспечивает обмен информаци, ей между ЭВМ и периферийными устройствами при меньших аппаратурных затратах.