Мультимикропрограммная управляющая система с контролем и восстановлением

(5 Иэобрете ной технике качестве упр коимпедансн ления сбором Целью и е отказоусние относи и может бы вляющей и ых системахи обработк обретения тойчивости ся к вычислительь использовано в дсистемы в высо- контроля и управой информации.является повыше- . системы, за счет ни ОСУДАРСТВЕНМЫЙ КОМИТЕТО ИЭОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ) 681.325 (088.8)6) Авторское свидетельство СССРЬ 1133594, кл. 6 06 Р 9/22,6 06 Р 11/00, 1984,Авторское свидетельство СССРИ 1241244, кл, С 06 Р 15/46, 1986,(54) МУЛЬТИМИКРОПРОГРАММНАЯ УПРАВЛЯЮЩАЯ СИСТЕМА С КОНТРОЛЕМ ИВОССТАНО ВЛ Е Н И Е М(57) Изобретение относится к вычислительной технике и может быть использовано вкачестве управляющей подсистемы в высокоимпедансных системах контроля и управления сбором и обработкой информации.Цель изобретения - повышение отказоустойчивости системы за счет восстановления работоспособности блоковмикропрограммного управления при сбояхи отказах. Система содержит постоянныезапоминающие устройства микрокоманд имикропрограмм, группу блоков микропрограммного управления, блок формированияадреса, блок синхронизации, первый регистр адреса, регистр микрокоманд, второй 06 Г 9/22, 9/00, 11/00 регистр адреса, буферный регистр микрокоманд, группу буферных регистров начальных адресов микропрограмм, третий регистр адреса, регистр управления записью, регистр управления считыванием, регистр блокировки, регистр ошибки, первый и второй счетчики, первый и второй триггеры, первый и второй мультиплексоры, дешифратор, блок дешифраторов, сумматор, узел сравнения, первый, второй и четвертый блоки коммутаторов, группу блоков коммутаторов микроопераций, второй блок коммутаторов, с первой по девятую группы элементов И, две группы элементов ИЛИ, сумматор по модулю два с первого по третий, элементы И с первого по шестой элементы ИЛИ, элемент ИЛИ-НЕ, элемент НЕ, одновибратор, Повышение отказоустойчивости системы происходит за счет обеспечения возможности восстановления работоспособности блоков микропрограммного управления нижнего уровня и ри отказах и сбоях за счет использования естественной структурной и временной избыточности, обусловленной наличием копий всех микропрограмм нижнего уровня и простоями запоминающего устройства микропрограмм, и результатов контроля работы блоков микропрограммного управления.9 ил. восстановления работоспособности блоков микропрограммного управления при сбоях и отказах.На фиг. 1 и 2 представлена функциональная схема предлагаемой системы; на фиг. 3 - функциональная схема М-го блока микропрограмного управления; на фиг.4 -рого элемента И, шестой выход блока синхронизации соединен с вторым входом первого элемента И, выход признака конца записи постоянного запоминающего устройства микропрограмм соединен с входами признаков конца записи блоков микропрограммного управления группы, о т л и ч а ю щ э я с я тем, что. с целью повышения отказоустойчивости, в нее введены буферный регистр микрокоманд, третий регистр адреса, второй триггер, второй мультиплексор, четвертый блок коммутаторов, группа блоков коммутаторов микроопераций, с пятой по девятую группы элементов И; сумматор по модулю два, третий элемент И четвертый-шестой элементы ИЛИ, причем выход признака конца записи постоянного запоминающего устройства микропрограмм соединен с первыми входами элементов И пятой группы, выход микрокоманд постоянного запоминающего устройства микропрограмм соединен с первым входом сумматора по модулю два и с информационным входом буферного регистра микрокоманд, выход которого соединен с вторым входом узла сравнения и с первым входом блоков коммутаторов микроопераций группы, выход поля адреса буферного регистра микрокомэнд соединен с информационными входами третьего регистра адреса, выход поля лсгических условий буферного регистра микрокоманд соединен с управляющим входом второго мультиплексора, выход которогс соединен с первым входом четвеотого элеме"; - . Р.второй вход которого соединен с вь х;:". модифицируемого разряда алв- г я гсесэ буферного регистра микрскс, -д, выход четвертого элемента РЛХ соед нен с информационным входом мариф -ованного рэзрядг третьего регате-.рг адреса, информационный еьход ксто;,ого соединен с первым входом элемента ИИ второй группы, выходы которых соединены с вторьм входом сумматора, вторье входы элементов ИЛИ второй группы соединены с первым выходом второго блока ком мутаторов, вход логических услсеи, нижнео уровня с; ьмы соединен с инфаГчационным входо етвертого блока коммутаторов, выход ко ,рого соединен с информационным - ходом второго мультиплексоре, выход поля;реса и выход контрольного разряда по.оянногс запоминающего устройства микропрограмм соединены соответственно с ьторым и третьим входами сумматора по модулю два, выход которого соединен с информационным входом второго триггера, прямой выход которой является выходом отказа системы и соединен с вторым входом останова блока синхронизации. седьм выход которого соединен с первыми вход ми элементов И шестой группы, выходы к торой соединены с входами остановки ноль регистра управления считыванием, р гистра блокировки, буферных регистров н чальных адресов микропрограмм, регистр ошибки и с входами пятого элемента ИЛ выход которого соединен с входами уста новки в ноль буферного регистра микроко манд, третьего регистра адреса и с третьими входом третьего элемента ИЛИ, выход пер вого элемента ИЛИ соединен с инверсным управляющим входом буферного регистра микрокоманд, вход узла срввнения соединен с управляющим входом буферного регистра микрокоманд, выход узла сравнения соединен с управляющим входом регистра ошибки, выход которого является выходом ошибки системы и соединен с управляющим входом четвертого блока коммутаторов, управляющимч входами блоков коммутаторов микроопераций группы и с входами шестого элемента ИЛИ, выход которого соединен с инверсным управляющим входом второго блока коммутаторов, первым входом третьего элемента И, инверсным входом второго элемента И и инверсным управляющим входом второго счетчика, выходы блоков коммутаторов микроопераций группы являются выходами микроопераций нижнего уровня системы, выходы групп разрядов блоков коммутаторов м кроопераций группы соединены с первыми входами элементов И шестой группы выходы элементов И второй групы соеднень с первыми входами элементов О с-:ьс группы, еыхсды которых соединены с е.одаи установки в единицу регистра блоировки, выходи элементов И второй г;-ы соед;ены с первыми входами четных ззеентсе И пятой группы, выходь которых соединены с входами установки в единицу регистра управления записью, выходы элементов Й сторой группы соединены с первыми входами элементов И восьмой и девтой групп, выходы элементов И восьмой гс,;,ь соединены с входами установки в единицу регистра управления считыванием, выходы элементов И девятой групы соединены с входами синхронизации буферных регистров начальных адресов микропрограмм групы, информационные выходы блоков микропрограммного управления группы соединены с вторыми информационными входами блоков коммутаторов микроопераций гурппы, третий выход блока синхронизации соединен с входами синхронизации регистра ошибки, четвертый выход блока синхронизации соединен с вторыми входами элементов И с седьмой по девятуюгрупп, с вторыми входами четных элементов И пятой группы и вторым входом третьего элемента И, выход которого соединен с входом синхронизации третьего регистра адреса, пятый выход блока синхронизации соединен с входами синхронизации второго триггера и буФерного регистра микрокоманд и с вторыми входами нечетных элементов И пятой группы, выходы которых соединены соответственно с входами установки в ноль регистра управления записью.1704147Состаэитель А. Сошкин Г; вектор Т. Юрцикова Текред М.Моргентал Корректор О, Цилле Заказ 63 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб 4/5Производственно-издательский комбинат Патент", г. Ужгород, ул.Гагарина, 101функциональная схема блока синхронизации; на фиг, 5 - функциональная схема блока формирования адреса; на фиг. 6 показаны форматы микрокоманд, используемых в системе: на фиг, 7-9 - временная диаграмма работы системы.Мультимикропрограммная управляющая система с контролем и восстановлением (фиг. 1 и 2) содержит постоянное запоминающее устройство 1 микрокоманд (ПЗУ МК), ПЗУ 2 микропрограмм (МП), группу блоков 3,1-3,К микропрограммного управления (МПУ), блок 4 формирования адреса МК, блок 5 синхронизации, первый регистр 6 адреса, регистр 7 МК с полем 7.1дреса, полем 7.2 кода логических условий, Операционным полем 7.3 и полем 7,4 метки, второй регистр 8 адреса, буферный регистр 9 МК, группу буферных регистров 10.1-10.К начальных адресов МП, третий регистр 11 адРеса, регистр 12 управления записью, регистр 13 управления считыванием, регистр 14 блокировки, регистр 154 ошибки, два счетчика 16 и 17, первый и второй триггер 18 и 19, первый и второй мультиплексоры 20 и 21, дешифратор 22, блок 23 дешифраторов, сумматор 24, узел 25 сравнения, первый, третий и четвертый блоки 27 и .28 коммутаторов, групу блоков 29.1-29.К коммутаторов микроопераций, второй блок 30 коммутаторов, с первой по девятую группы 31-29 элементов И, первую и вторую группы 40 и 41 элементов ИЛИ, суматор 42 по модулю два. С первого по третий элементы И 43-45, с первого по шестой элементы ИЛИ 46-51, элемент 1 ЛИ-НЕ 52, элемент ЧЕ 5 одновибс:тор 54,Кро т=;с, система сщержит вход 55 кода операции вход 56 пуска, сход 57 логически; ус:ий верхнегс уровня, шкоды 58.1-58.К я"-ческдх условии нижпегс у ро- ня, еь;хо" =9 микроопераций г рхнего ург,г ня, вход 59,К микрооперации конца работы, выходы 60.1-60.К микроопергций нижнего уровня, выход 61 отказа, выходы 62,1-62.К ошибки, выходы 63,1-63,К сигналов управления записью группы 36 элементов И, выходы 64,1-64,К с; анналов управления считыванием группы 36 элел 1 ентоь И, выход 65 сигналов начального адреса группы Зб элементов И, выходы 66,1-66.К сигна",ов блокировки группы 36 элементов И, прямые выходы 67,1-67;К регистра управления записью, прямые выходы 68,1-69.К регистра управления считыванием, выходы 69,1-69.К группы 34 элементов, выходы 70,1-70.К группы 39 элементов И. выход 71 конца операции группы 35 элементов И, выход 72 конца записи группы операционных выходов ПЗУ 2 МП, выходы 73 разрядов адреса5 10 15 20 25 30 35 40 45 50 55 информационных выходов регистра 9, выходы 74 1-74.К микроопераций конца операции группы блоков 29,1-29.К коммутаторов,выходы 75 разрядов адреса блока 30 коммутаторовБлок З.М (фиг.З) МПУ содержит оперативную память 76,М (ОЗУ МК) регистр 77.М,счетчик 78.М, мультиплексор 79.М, коммутатор 80,М, два элемента И 81.М, 82.М, элемент ИЛИ 83,М, элемент 84,М задержки.Блок 5 (фиг.4) синхронизации содержитгенератор 85, триггер 86, три элемента И87-89, элемент ИЛИ 30.Блок 4 (фиг.5) формирования адреса содержит коммутатор 91 и элемент ИЛИ 92.На фиг, 6 представлены форматы микрокоманд системы, Форматами А и В задаются микрокоманды ведущеймикроп рограммы. Идентификация форматов (А или В) осуществляется по значениюполя метки микрокоманды: в формате А последний разряд равен единице, в форматеВ - нулю, Микрокоманды формата А содержат адресное поле (Асл), после логическихусловий (ЛУ), поле микроопераций (МО) иполе метки (признак формата микрокоманды). Микрокоманды формата В содержат поле Асл, поле ЛУ, поле адреса первоймикрокоманды микропрограммы, перезаписываемой из ПЗУ 2 МП (промежуточногоуровня) в блоке 3, М МПУ нижнего уровня.(Ан.у,). К-поле УпРавлениЯ Работой блоков3,1-3.К МПУ нижнего уровня(Мзап Мзп, Мбд)и поле метки,Блокам МГ У нижнего уровня адресуютМся три типа меток: Мзап - метка записимик, -.-рограл 1 в блок З.М МПУ; 1 ;," - метка запуска блска З.М МПУ нижнего уровня;Мб" - метка блокировки ведущей микропрг гыУ, мэнды формата С хранятсг вПЗУ 2 МП и ссдс вжат поле Ап, поле микрокоманд (МК), переписываемых из ПЗУ 2 МПе блоки З.М МПУ, а также метку конца микропрограммы (У.о-) Микрокоманды формата О формируются в блоке З,М МПУ нижнегоуровня и содержат поле А поле ЛУ, полеМО и летк, Мкон,Мультимикропрограммная управляющая система (фиг. 1 и 2) имеет три уровняуправления. Внешний уровень предназначен для реализации ведущей микропрограммы. К средствам высшего уровняотносится ПЗУ 1 МК, блок 4 формированияадреса МК, первый регистр 6 адреса. Регистр 7 МК, мультиплексор 20 и блок 23дешифраторов. ПЗУ 1 МК предназначенодля хранения микрокоманд ведущей микропрограммы, Блок 4 формирования адресаМК формирует исполнительный адрес оче 1704147редной микрокоманды. На вход 55 блока офрмирования адреса МК поступает код операций, который задает адрес первой микрокоманды ведущей микропрограммы, Код операции, а также адрес следующей микрокоманды проходят через коммутатор 91. Элемент ИЛИ 92 модифицирует разряд адреса следующей микрокоманды в соответствии со значением проверяемого логического условия. Первый регистр 6 адреса предназначен для записи сформированного адреса по переднему фронту синхроимпульса первой последовательности. Регистр 7 МК служит для записи считанной из ПЗУ 1 МК микрокоманды. Блок 23 дешифраторов формирует управляющие сигналы в соответствии с входными кодами микроопераций. Число дешифраторов в блоке 23 равно числу полей несовместимых микроопераций. Входы кзждого дешифратора подключены к выходам соответствующего поля несовместимых микроопераций выходов группы 35 элементов И.Средний уровень управления предназначен для бесповоротного хранения всех микропрограмм управления параллельными операционными устройствами, которое реализуется на нижнем уровне, а также для формирования адреса микрокоманды при считывании микропрограмм в блоки З,М МПУ. К средствам среднего уровня относятся группа 40 элементов ИЛИ, регистр 8 адреса и ПЗУ 2 МП.Нижний уровень управления служит для реализации параллельного управления однотипными операционными устройствами. К средствам нижнего уроьня относятся блоки 3.1-3.К МПУ.Срерства управления и синхронизации системы предназначены для синхронной работы всех ее узлов и для организации правильности функционирования всей системы в целом. К средствам управления и синхронизации относятся блок 5 синхронизации, регистр 12 управления записью микропрограмм верхнего уровня в блоки З.М МПУ нижнего уровня, регистр 13 управления считыванием микрокоманд из блоков 3.1-3.К МПУ нижнего уровня, регистр 14 блокировки ведущей микропрограммы и элемент ИЛИ-НЕ 52,Блок синхронизации (фиг,4) обеспечивает синхронность работы всех узлов и блоков системы. Генератор 85 формирует импульсы первой-пятой последовательностей - синхроимпульсы. Триггер 86 обеспечивает включение генератора 85 синхроимпульсов. В исходном состоянии триггер 86 находится в нулевом состоянии, нв управляющий вход генератора 85 пода 5 10 15 20 25 30 35 40 45 50 55 ется нулевой сигнал и генератор не функционирует. При поступлении сигнала пуска на вход 56 системы триггер 86 переходит в единичное состояние, тем самым включается генератор 85. Элементы И 87-89 управляют выдачей синхроимпульсов различным узлам и блокам мультимикропрограммной управляющей системы в зависимости от режимов ее работы. Блоки З.М МПУ работают в двух режимах: в режиме записи микропрограмм из ПЗУ 2 МП и в режиме реализации параллельных микропрограмм.В режиме записи микропрограмм управляющими сигналами для блока З.М МПУ являются четвертая последовательность импульсов г 4 с выходов 5.6 генератора 85 и сигнал записи, поступающий с выходов 67.М регистра 12 на управляющие входы коммутатора 80.М и элемента И 81.М, Счетчик 78.М служит для задания адресов, по которым записываются мкрокоманды. В исходном состоянии счетчик 78.М находится в нулевом состоянии. С приходом синхроимпульса и сигнала записи импульсы с выхода элемента И 81.М поступают на вход счетчи- ка 78.М и на вход записи ОЗУ МК 76.М. Запись первой микрокоманды в ОЗУ МК 76.М осуществляется по нулевому адресу. С выхода счетчика 78.М через коммутатор 80.М при записи поступают адреса, по которым производится запись микрокоманд в ОЗУ МК 76.М. С приходом каждой новой микрокоманды содержимое счетчика 78,М увеличивается на единицу. После прихода на нулевой вход счетчика 78,М метки конца цикла записи происходит его обнуление и прекращается подача импульсов записи на О 3 У М К 76.М.В режиме реализации параллельных микропрограмм блок З.М МПУ работает аналогично средствам высшего уровня при реализации ведущей микропрограммы. Сигналом перевода в данный режим работы является единичный сигнал запуска, который поступает с соответствующего выхода 68.М регистра 13. После прихода этого сигнала по нулевому адресу, записанному в регистре 13 М, из ОЗУ МК 76.М считывается первая микрокоманда формата О (фиг. 6). Считывание происходит по переднему фронту импульса с выхода элемента И 82.М, который подается на вход считывания ОЗУ М К 76,М, Этим же импульсом, задержанным элементом 84,М задержки, происходит управление записью адреса следующей микрокоманды в регистр 77.М.Средства контроля и восстановления мультимикропрограммной управляющей системы обеспечивают периодический кон 170414710 15 20 25 30 35 40 45 50 55 трсль работоспособности блоков 3.1-3.К кПУ н,;жнего уроеня в режиме считывания иэ них микрокоманд, контроль на четность содержимого ПЗУ 2 МП и восстановление при сбоях и отказах синхронизации, считываемой иэ блоков 3.1-3,К МПУ.К средствам контроля и восстановления относятся буферные регистры 10,1-10.К начальных адресов МП, третий регистр 11 адреса, регистр 15 ошибки, два счетчика 16 и 17, первый и второй триггер 18 и 19, второй мультиплексор 21, дешифратор 22, сумматор 24, узел 25 сравнения, третий и четвертый блоки 27 и 28 коммутаторов, группа блоков 29,1-29. К коммутаторов микроопераций, второй блок 30 коммутаторов, группы 33+37, 39 элементов. вторая группа 41 элементов ИЛИ, сумматор 42 по модулю два. элементы И 43-45, злел 1 енты ИЛИ 46-51, элемент НЕ 53, одновибратор 54. Буферные регистры 10,1-10,К обеспечивают хранение адресов первых микрокоманд микропрограмм, реализуемых блоками 3.1-3.К МПУ, Регистр 15 служит для запоминания информации о состоянии каждого блока З.М МПУ нижнего уровня. Счетчик 16 участвует в органиэации выбора блока З.М МПУ для конт- роля. Эту же функцию выполняют элементы И 34,1-34.К группы, элемент ИЛИ 49 и дешифратор 22. Счетчик 17 задает время контроля (в исходном состоянии в нем записан нулевой код). Время контроля каждого блока Л 1 У сг Оеделяетс- чг-.тотой следования с,РОил 1 пул-ссе:СЧЕТчИКа 17, ПО дОСТ,1 жЕНИИ ССдЕржИМЫМ счетчке 17 этсгс ксдз на его выхсде пояеляется с гнал песелолнения, При гтсл; счОсущес-еляетсг перехсд к контрО 1 ю блока 3.,-" ЯПУ, Тригге.слул,ит д."с упг Л -Р, НЕ 53 и О:-О 16: . б-:==пгч- вают и-;- .лючение триггера 18.Блок 26 коммутаторсе служит для ком- "1-, ь зге:",ЛОСТ 1 С-;: ":,г лабст; злементое промежуточного урое я адресов л к;ю:Оманд, счить 1 ееемых иэ ПЗУ 2 МП, Бл: гуе",тг " "ОЕ = т комл" .- тец с в ресое пес ь;. л", г.сс Омгнд микропрограмм., считываемых иэ блсков 3.1-3,К МПУ, на зторсй вход сумматора 24. Блок 30 кс:."тгтсрсв обеспециезет коммутацию выходое блоков "-З,К МПУ на первый инфорчгционнь,й вход узла 25 сравнения.Сумматор 42 пс модулю два и еторой триггер 19 служат для контроля на четность информации, сч - ваемой из ПЗУ 2 МП.Группа блоков 29.1-29.К коммутаторов предназначеча для оперативного отключения выходов неисправных блоков 3,1-3,К МПУ.Буферный регистр 9 МК, третий регистр 11 адреса, второй мультиплексор 21, четвертый блок 28 коммутаторов, третий элемент И 45, четвертый элемент ИЛИ 50, и вторая группа 41 элементов ИЛИ образуют тракт формирования и выдачи адресов микрокоманд при отказе одного иэ блоков 3.1-3.К МПУдля ПЗУ 2 МП. Шестой элемент ИЛИ 51 предназначен для блокировки элементов схемы набора контролируемого блока 3,1- З,К МПУ при реализации восстановленияработы одного из последних, а также для запуска работы резервного тракта Формирования адресов микрокоманд. Шестая группа 39 элементов И и пятый элемент ИЛИ 47 служат для синхронизации сброса элементов памяти системы.Мультимикропрограммная управляющая система с контролем и восстановлением работает в следующих режимах: режиме реализации ведущей микропрограммы (режим 1), режиме одновременной реализации ведущей микропрограммы и записи микропрограмм из ПЗУ 2 МП в блоки МПУ нижнего уровня (режим 2), режиме одновременной реализации ведущей микропрограммы и работы блоков МПУ нижнего уровня (режим 3), режиме одновременной реализации ведущей микропрограммы, записи микропрограмм в блоки МПУ нижнего уровня и работы блоков МПУ нижнего уровня (режим 4), режиме одновременной блокировки ведущей микропрограммы и работы блоков МПУ(реж 1 м 5),Р е ж и л . В исходном состоянии есе тгеры, регистр: и счетчики, кроме триггера 18 и двух триггерсв в регистре 7, кс. О- рье обеспеч еаО- наличие единичного с 1 гналз на выходе т 1 группь 35 злеме-тсвНЗУО,ТСЯ В Н",ЛЕЕОМ СОСТОЯНИИ Е .ГОКЕ ПЗУ 1 МК записаны микрокоманды еущей микропрограммы, в блоке ПЗУ 2 МП записаны микропрограммы для блоков 3 1-3.4 МПУ, С подачей сигнала "Пуск" на вход 56 системы в блоке 5 синхронизации еключается генератор 85, формирующий и Осл едова тельности синхроимпульсовг 1,т, гэ,тс .ТЪ , Счетчик 16 начинает считывать синхроимпульсы тЪ . Код операции, задающий начальный адрес ведущей микропрограммы, поступает с входа 55 в блок.4 формирования адреса МК, сигналы логических условий - с входа 57 на мультиплексор 20По первому синхроимпульсу т 1, поступающему с выхода 5,1 блока 5 синхронизации на вход синхронизации регистра 6адреса, происходит запись в него адреса первой микрокоманды микропрограммы, который проходит по единичному сигналу на вхыоде 71 через блок 4 формирования адреса МК (фиг.5) с входа 55 системы на 5 входы регистра 6 адреса. По синхроимпульсу й с выхода 5,4 блока 5 синхронизации происходит считывание из ПЗУ 1 МК первой микрокоманды ведущей микропрограммы, В данном режиме функционирования из 1 О ПЗУ 1 МК считываются микрокоманды формата А (фиг,6). При этом в регистр 7 МК записываются в поле 7.1 код адреса следующей микрокоманды, в поле 7,2 код проверяемого логического условия, в поле 7,3 15 операционная часть микрокоманды, в поле 7,4 единица, Код адреса следующий микро- команды с регистра 7 поступает на блок 4 формирования адреса МК. Код проверяемого логического условия с регистра 7 посту пает на адресный вход мультиплексора 20, который выделяет значение проверяемого логического условия. Выбранный сигнал логического условия с выхода мультиплексора 20 поступает в блок 4 формирования адреса 25 МК. С выхода 71 конца операции группы 35 элементов И на блок 4 формирования адреса МК подается нулевой сигнал, Адрес следующей микрокоманды с выхода блока 4 формирования адреса МК поступает на ин формационный вход регистра 6 и записывается в нем по заднему фронту синхроимпульса г 1, Операционная часть микрокоманды с регистра 7 через группу 35 элементов И поступает на вход блока 23 35 дешифраторов микроопераций, С выходов блока 23 дешифраторое и 1 крооперации поступают через выход 59 системы на операционн ые устройства, Далее функционирование системы по реализации 40 микроксманд формата Д аналогицчо описанному алгоритму, При повелении не выходе 71 единичного значения управляющего сигнала "Конец операции" система начинает работать по новому коду операции, кото рый проходит с входов 55 системы через блок 4 формирования адреса МК на информационные входы регистра б, Работа системы прекращается при появлении единичного сигнала на выходе 59,К конца 50 работы блока 23 дешифраторов. По этому сигналу происходит обнуление триггера 86 в блоке 5 синхронизации (фиг,4) и прекращается выдача синхроимпульсов т 1 - тЪ генератором 85. 55Р е ж и м 2. Работа мультимикропрограммной управляющей системы с контролем и восстановлением в данном режиме начинается с момента считывания из блока ПЗУ 1 МК микрокоманды формата В (фиг,6), Микрокоманда в этом случае содержит код адреса следующей микрокоманды, код проверяемого логического условия, начальный адрес Ан.е. микропрограммы, предназначенной для записи в блоки З,М МПУ, сигнал метки М, и сигнал в разряде признака формата микрокоманд. Если запись должна производитсья в несколько блоков З,М МПУ, то сигналы меток Мзвп находятся в поле, отведенном для каждого блока З,М МПУ.Когда микрокоманда данного формата по заднему фронту синхроимпульса кр запишется в регистр 7, происходит следующее: открывается группа 36 элементов И и начальный адрес Ан.а микропрограммы с выхода 65 группы 36 элементов И через группу 40 элементов ИЛИ поступает на информационный вход регистра 8 и на информационные входы буферных регистров 10,1-10.К, метки Мзап - на выходы групп 31 и 33 элементов И с выходов 63.1-63.К группы 36 элементов И. По заднему фронту синхроимпульсагз с выхода 5.5 блока 5 синхронизации начальный адрес Анз. микропрограммы заносится в регистр 8: открываются группы 31 и 33 элементов И по входам 63.1, на которых имеются единичные сигналы метки Ммп. При этом устанавливаются в единицу соответствующие триггеры регистра 12 и происходит запись начального адреса Ан.а. в регистры 10.1-10.К. На выходе элемента ИЛИ 46 формируется единичный сигнал, который коммутирует выход регистра 8 с входом ПЗУ 2 МП,По заднему фронту синхроимпульса т 4 с выхода 5.6 блока 5 синхронизации через группу 37 элементов И происходит считывание из ПЗУ 2 МП и запись в ОЗУ МК 76.М первой микрокоманды записываемой микропрограммы формата С (фиг.б), С выхода поля 2.2 блока ПЗУ 2 МП адрес следующей микрокоманды подается через группу 40 элементов ИЛИ на информационный вход регистра 8. Затем по очередному синхроимпульсу г 1 адрес следующей микрокоманды с выхода блока 4 формирования адреса МК записывается в регистр б, Далее работа узлов верхнего уровня аналогична работе в режиме 1. По заднему фронту синхроимпульса тз адрес очередной микрокоманды считываемой микропрограммы заносится регистр 8 и по заднему фронту синхроимпульса гз происходит запись в ОЗУ МК 76.М новой микрокоманды. Далее работа узлов и блоков среднего и нижнего уровней аналогична описанной и продолжается до тех пор, пока на выходе 72,ПЗУ 2 МП не появится единичныйсигнал "Конец записи".5 10 15 20 25 30 35 40 45 50 55 По этому сигналу происходит обнуление счетчика 78.М в блоке З.М МПУ, и по синхроимпульсу та с выхода 5.6 блока 5 синхронизации через блок 31 элементов И преводятся в нулевое состояние триггеры регистра 12.Р е ж и м 3. Данный реж 1 м начинается после того, как окончена запись микропрограмм в блоки 3.1-3.К МПУ и на выходе 64.М группы 36 элементов И появляется единичный сигнал метки Мзл. Сигнал с выхода 64.М группы 36 элементов И по синхроимпульсу тЪ с выхода 5.5 блока 5 синхронизации проходит через группу 32 элементов И и переводит триггеры 13.М регистра 13 в единичное состояние. Единичный сигнал выходов 68.М этих триггеров поступает на управляющие входы коммутатора 80.М блока 31 МПУ (фиг,З) и на управляющий вход элемента И 82.М, разрешая тем самым прохождение адресов микрокоманд с выхода регистра 77,М на адресный вход и синхроимпульсов тз на вход считывания ОЗУ МК 76.М, На выход ОЗУ МК 76.М поступают микрокоманды формата О (фиг,6). С выхода блока З.М микрооперации проходят через блок 29.М коммутаторов на выходы 60,М системы. Код проверяемого логического условия с выхода ОЗУ МК 76,М поступает на вход мультиплексора 79,1, на информационный вход которого поступают сигналы логических условий с входа 58,М системы.Сигнал с выхода мультиплексора 79.М поступает на вход элемента ИЛИ 83,М, на котором проискод т модификация адреса следующей ммкрскоманды. Прсчсдифицироеанный адрес записывается по заднему фронт задержанного сикр:импульса т 4 в ре.истр 77,1,Далее ра -е Г,пк= Р " МПУ продолжается аналогично описанному до повленмх на выходе 74.У блоке 2 с,М коммчтдторсв с г,- л,". "1,пи г пе ,КогтрсГь 1 в": ":. ."; .: еэкое ч ПУв этом режиме заключаю 1 ся е следующем.В момент переключения триггеров 13.г",регистра 13 в един; ччс= г.: - ,г". начинается поиск коктрслмруечогс блока 3.1-3.К МПУ, так ка; посл-: заве",летия записи на выходе элеме -е Г,146 пр:,",-,ству:.- -евой сигнал. Сигналом окончани поиска контролируемого блока 3,1-3,Г явлее 1 ся появление единичного сигнала на одном из выходов 60,1-69,К группы 34 элементов И.При этой на выходе элемента ИЛИ 49 появляется единичный сигнал и возбуждается одновибратор 54. Сигнал с выхода одновибратора устанавливает в нулевое состояние триггер 18. Нулевым сигналом с единичного выхода триггера 18 закрывается злементИ 43 и переводится в нулевое состояние счетчик 17. Синхроимпульсы с выхода 5.7 блока 5 синхронизации не проходят на счетный вход счетчика 16, В этом счетчике фиксируется код номера проверяемого блока З,М МПУ. а счетчик 17 начинает считать количество синхроимпульсов ц . Кроме того, единичный сигнал с выхода 69.М группы 34 элементов И разрешает прохождение кода адреса первой микрокоманды микропрограммы, реализуемой блоком З.М МПУ, с выхода регистра 10.М нв первый вход сумматора 24. На второй вход сумматора 24 поступает с выхода 75 блока 30 коммутаторов через группу 41 элементов ИЛИ адрес следующей микрокоманды блока З.М МПУ. Сумматор 24 определяет адрес микрокоманды в ПЗУ 2 МП, который с выхода последнего через блок 26 коммутаторов поступает на вход ПЗУ 2 МП. Микрокоманда, считываемая из ПЗУ 2 МП по синхроимпульсу с выхода 5.6 блока 5 синхронизации, заносится в регистр 9, так как на его управляющем входе присутствует нулевой потенциал с выхода элемента ИЛИ 46. С выхода регистра 9 микрокоманда ПЗУ 2 МП поступает на первый вход узла 25 сравнения, на второй вход которого поступает микрокоманда, считываемая из ОЗУ МК 76,М, через блок 30 коммутаторов по разрешающему единичному сигналу на выходе 69,М группы 34 элементов И., Разрешающим сигналом для работы узла 25 сравнения является наличие единицы на выходе элемента ИЛИ 49, При неравенстве кодов м.крокоманд на выходе узла 25 сравнен 1 я появляется единичный сигнал Этот сигнал поступает на управляющие входы три геров регистра 15, разрешая их работу. По оцередному син.",рсимпульсу с выхода 5.4 блока 5 синхрониза. ции еинич; й сигнал с выхода 6 Г.Ч группы 34 элементо И заносится в триггер,". рГ", :. Е; - - =й сигнал с 1.п;г. ки с выходе Г еп.М регистре 15 псступает на упраьляющтй вход блока 29 Х коммутаторов. При этом на выход 60.М систе.ы прсксдят ксды мдкроопераций с выхода регистра 9, Тем же сигналом с выхода триггера 15.М регистра 15 блок 28 коммутаторов коюлутирует наличие условия, которое поступает на вход 58.М блока З.М МПУ, на вход мультиплексора 21. Одновременно единичный сигнал с выхода триггера 15.М регистра 15 проходит через элемент ИЛИ 51, блокирует блок 30 коммутаторов, открывает элемент И 45, закрывает элемент И 44 и запр щает работу счетчика 16. По очередному синхроимпульсу с выхода 5,5 блока 5 синхронизации врегистр 11 заносится адрес очередной микрокоманды блока З.М10 15 20 25 30 35 40 45 50 МПУ с выходов 73 регистра 9. С выхода регистра 11 через группу 41 элементов ИЛИ адрес очередной микрокоманды микропрограммы поступает на второй вход сумматора 24. Далее сформированный адрес микрокоманды ПЗУ 2 МП проходит с выхода сумматора 24 через блок 26 коммутаторов на адресные входы ПЗУ 2 МП, откуда по очередному синхроимпульсу т 4 микрокоманде формата О заносится в регистр 9. При этом микрооперации проходят с выхода регистра 9 через блок 29.М коммутаторов на выходы 60.М микроопераций системы, Адресная часть микрокоманды с выхода 73 регистра 9 поступает на информационный вход регистра 11. Выход кода логических условий адресного выхода 73 регистра 9 поступает на управляющие входы мул ьтипле ксора 21. Модифицируемый разряд адреса совместно с результатом ветвления, формируемым на выходе мультиплексора 21, поступает на вход элемента ИЛИ 50. С выхода последнего модифицированный разряд адреса посту, пает на информационный вход регистра 11. По очередному синхроимпульсу тз софрмированный адрес микрокоманды заносится в регистр 11 и цикл работы повторяется. По окончании реализации микропрограммы на выходе 74,М блока 29.М коммутаторов формируется единичный сигнал "Конец операции", который поступает на М-й вход группы 39 элементов И. По очередному синхроимпульсу т 1 с выхода 5.3 блока 5 синхронизации на выходе 70.М группы 39 элементов И формируется единичный сигнал, которым переводятся в нулевое состояние триггер 13,М регистра 13, триггер 15.М регистра 15 и регистр 10.М. Кроме того, этот единичный сигнал проходит через элемент ИЛИ 47 на В-вход регистра 9, переводя его в нулевое состояние, и на вход элемента ИЛИ 48.Единичный сигнал с выхода последнего переводит в единичное состояние триггер 18. Нулевой сигнал с выхода элемента ИЛИ 51 закрывает элемент И 45, открывает элемент И 44 и разрешает работу счетчика 16. На обоих информационных входах узла 25 сравнения присутствуют нулевые сигналы, которые формируют на его выходе нулевой потенциал. При появлении на выходе 69.М группы 34 элементов И единичного сигнала, который означает выбор нового контролируемого блока З.М МПУ, работа системы повторяется. Одновременно происходит реализация микрокоманд ведущей микропрограммы аналогично первому режиму работы. Кроме того, происходит контроль на четность информации, считываемой из ПЗУ 2 МП, путем суммирования разрядов полей 2.1 и 2.2 и поля 2.3 контрольного разряда ПЗУ 2 МП на сумматоре 42 по модулю два, Результат сложения с выхода сумматора по модулю два поступает на информационный вход триггера 19. Если на выходе сумматора 42 по модулю два формируется нулевой сигнал, то система исправна, если единичный, то нет. В последнем случае по синхроимпульсу г 4 с выхода 5.6 блока 5 синхронизации единичный сигнал заносится в триггер19. При этом на выходе 61 системы формируется сигнал отказа и переводится в нулевое состояние триггер 86 блоке 5синхронизации. Система прекращает свою работу.Если в процессе контроля блока З.М МПУ сигнал ошибки не появляется, то выбранный для контроля блок З,М МПУ контролируется в течение времени контроля,определяемого кодом переполнения счетчика 17, Сигнал с выхода переполнения счетчика 17 переводит триггер 18 в единичноесостояние, Переключившись в единичное состояние, триггер 18 разрешает прохождение через элемент И 43 синхроимпульсов с выхода 5.7 блока 5 синхронизации на счетный вход счетчика 16, устанавливает в нулевое состояние счетчик 18 и запрещает прохождение синхроимпульсов т 4 черезэлемент И 44 на вход счетчика 17. Далее работа системы продолжается аналогичноописанному,После появления на выходе 74.М блока 29.М коммутаторов единичного сигнала "Конец операции" М-го блока МПУ по очередному синхооимпульсу с выхода 5.3 блока 5синхронизации на выходе 70.М группы 39 элементов И формируется еевиччный импульс, который переводит в исходное состояние триггер 13.М регистра 13, регистр 10,М, проходит через элемент ИЛИ 47, наего выходе формируется единичный сигнал. Единичный сигнал с выхода элемента ИЛИ47 переводит в нулевое состояние регистр 9, проходит через элемент ИЛИ 48 и переводит в единичное состояние триггер 18. Начинается поиск нового блока 3.1-3.К МПУдля контроля.Р е ж и м 4. Данный режим является частным случаем предыдущего режима. Пусть система работает в режиме 3. Началом режима 4 является появление единичного сигнала на одном иэ выходов 63,1-63.К группы 36 элементов И. При этом происходит следующее. Соответствующий триггер 12.М регистра 12 переходит в единичное состояние, на выходе элемента ИЛИ 46 появляется единичный сигнал, на всех выходах группы 34 элементов И устанавливаетсяноль, Это приводит к записи микропрограмм в блоки МПУ нижнего уровня аналогично описанному алгоритму. Появление на вхыоде элемента ИЛИ 49 нулевого сигнала вызывает установку триггера 18 в единичное состояние. Счетчик 16 начинает считать поступающие на вход синхроимпульсы В, счетчик 17 устанавливается в ноль. При этом прекращается контроль блоков 3,1-3.К МПУ. Работа блоков 3.1-3.К МПУ не изменяется. Если при переходе в режим записи в системе реализовался режим восстановления, то счетчик 16 остается в прежнем состоянии, Это обусловлено наличием единичного запрещающегосигнала на выходе элемента ИЛИ 51, который поступает на инверсный вход управления счетчика 16 и вход запрета элемента И 44. Концом работы в данном режиме является появление на выходе 72 единичного сигнала "Конец записи", По этому сигналу триггеры 12.1-12.К регистра 12 устанавливаются в нулевое состояние, Если продолжается к этому времени работа хотя бы одного из блоков 3.1-3,К МПУ либо если система перешла в режим записи, прервав восстановление работы одного из блоков 3,1-3.К МПУ, то с появлением на выходе элемента ИЛИ 46 нулевого сигнала и единичного на выходе элемента ИЛИ 49 система переходит в режим 3.Р е ж и м 5, В данный режим система переходит при работе в режиме 3 или 4. Пусть система функционируе-, в режиме 4. Система переходит в режим 5 при появлении на одном иэ выходов 66,1-66.К группы 36 элементов И единичного сигнала. В результате это соответствующий триггер 14.1 рег:-.р; 1 ге.екоднт г ед-ничное ссстояни=. На выходе эгемента ИЛИ-НЕ 52 появляется нугео сигнал, Этот сигнал по;.=ется, -.- гх-;:.;-рт; о:" 5 синхронизгцни, Прл это зе".р "ветс прохожсенн.: чег=3 3 ементы И 87, 88 блока 5 синхронизации синхроимпульсов т 1 на входы синхранизаг рг-ги"ря 6 адр са , ре истра 7 МК. разрешается прохождение синхроимпульсов т 1 через элемент И 88 на первый вхог ре истра 7 М Работа уэлсов верхнео уроеня системы блокируется, Работа блоков и узлов среднего и нижнего уровней не изменяется. Концом работы а данном режиме является появление на соответствующем выходе 70,1-7 О,К группы 39 элементов И единичного сигнала "Конец операции" блока З.М МПУ. По этому сигналу происходит обнуление регистра 10.М, триггера 13.М регистра 13 и триггера 14.М регистра 14. После обнуления триггера 14,М на выходе элемента ИЛИ-НЕ 52 появляется единичный сигнал, Этот сигнал подается чере вход запрета блока 5 синхронизации на уг равляющие входы элементов И 87, 88, 8 разрешая прохождение синхроимпульсо т 1 на вход синхронизации регистра 6, запрещая прохождение синхроимпульсов т 1 ннулевой вход регистра 7 и разрешая прохождение синхроимпульсов т 2 на вход синхронизации регистра 7.10 По заднему фронту синхроимпульса гв регистр 7 записывается считанная из блока ПЗУ 1 МК микрокоманда, а по заднемуфронту синхроимпульса т 1 в регистр 6 записывается адрес следующей микрокоман 15 ды. Далее работа системы продолжается порежиму 4,Концом работы мультимикропрограммной управляющей системы является появление на выходе 59,К блока 23 дешифраторов2 О единичного сигнала "Конец работы". Йо этому сигналу происходит обнуление триггера86 в блоке 5 синхронизации. Нулевой сигналс выхода триггера 86 запрещает выдачу синхроимпульсов т 1 и г генератором 85, и25 работа мультимикропрограммной управляющей системы с контролем и восстановлением прекращается,Формула изобретенияМультимикропрограммная управляю 3 О щая система с контролем и восстановлением, содержащая постоя нное запоминающееустройство микрокоманд. постоянное запоминающее устройство микропрограмм.группу блоков микропрограммного управления, блок формирования адреса микрокоманд, блок синхронизации, первый регистрад-,е;.а, регистр микрокоманд, второй регистр а"реса, группу буферных регистровначальных адресов микропрограмм, регист -управления записью, регистр управления считьвн лем, регистр блокировки,регистр ошибки, первый и второй счетчики,первый триггер, первый мультиплексор, дешифрэтср, бг "к дешифраторов, сумматор,узел сравнения, первый, второй, третий блоки коммутаторов первую-четвертую группыэлементов И, первую группу элементовИЛИ, первый и второй элементы И, с первого по третий элементы ИЛИ. элемент ИЛИНЕ, элемент НЕ, одновибратор, причемпервый информационный вход блока формирования адреса микрокоманд являетсявходом кода операции системы, группа выходов блока дешифраторов подключена квыходу микроопераций верхнего уровня системы, информационный вход первогомультиплексора подключен к входу кода логических условий верхнего уровня системы,первые информационные входы блоковмикропрограммного управления группынен с первым входом узла сравнения, инподключены к группе входов кодов логиче- формационные выходы буферных регистров ских условий нижнего уровня системы, вход начальных адресов микропрограмм группы управления блока синхронизации подклю-. соединены с информационными входами чен к входу пуска системы, выход блока 5 третьего блока коммутаторов, выход которо- формирования адреса микрокоманд соеди- го соединен с первым входом сумматора, нен с информационным входом первого ре- группа выходов которого соединена с втогистра адреса, выход которого соединен с рой группой информационных входов перадресным входом постоянного запоминаю- вого блока коммутаторов, прямые выходы щего устройства микрокоманд, выход кото регистра управления записью соединены с рого соединен с первым и вторым входамипервогоэлементаИЛИисвходами информационными входами регистра мик- управления записью блоков микропрогрокоманд, выход адреса которого соединен раммного управления группы, прямые выхос вторым информационным входом блока ды регистра управления. считыванием формирования адреса микрокоманд, пер соединены с первыми прямыми входами вый управляющий вход которого соединен элементов И четвертой группы и с входами с выходом первого элемента И первой груп- управления считыванием блоков микропы, выходы элементов И первой группы со- программного управления группы, выход единены с входами блока дешифраторов, первогоэлементаИЛИсоединенсуправляпервый выход которого соединен с первым 20 ющим входом первого блока коммутаторов, входом останова блока синхронизации, с вторыми входами элементов И третьей вход запрета работы которого соединен с группы, с инверсными входами элементов И выходом элемента ИЛИ-НЕ, входы которого четвертой группы, выходы которых соединесоединен с выходами регистра блокировки, ны суправляющими входамитретьего блока выход поля логических условий регистра 25 коммутаторов, входами второго элементе, микрокоманд соединен с управляющим вхо- ИЛИ, информационными входами регистра дом первого мультиплексора, выход которо- ошибки и с управляющими входами второго го соединен с входом модифицируемого блока коммутаторов, выход второго элемен- . разряда адреса блока формирования адре- та ИЛИ соединен с управляющим входом самикрокоманд,операционныйвыходреги узла сравнения, входом одновибратора, стра микрокомнад соединен с первыми входом элемента НЕ, выходкоторогосоедивходами элементов И первой и второй нен с первым входом третьего элемента групп, выход признака метки регистра мик- ИЛИ, выход которого соединен с входом рокоманд соединен со вторыми входами установки в единицу первого триггера, пряэлементов И первой и с инверсными входа мой выход которого соединен с входом усми элементов И второй групп, выходы кото- тановки в ноль первого счетчика и первым рых соединены с первыми входами входом первогоэлемента И, выход которого элементов ИЛИ первой группы, выходы ко- соединен со счетным входом второго счетторых соединены с информационными вхо- чика, выход которого соединен с входом дедами второго регистра адреса и 40 шифратора, выходы дешифратора информационными входами буферных ре- соединены с вторыми прямыми входами гистроБ начальных адресов микропрограмм элементов И четвертой группы, инверсный группы, информационные выходы второго выход первого триггера соединен с первым регистра адреса соединены с первыми ин- входом второго элемента И, выход которого формационными входами первого блока 45 соединен со счетным входом первого счет- коммутаторов, информационные выходы чика, выход переполнения которого соедикоторого соединены с адресными входами нен с вторым входом третьего элемента постоянного запоминающего устройства ИЛИ, первый выход блока синхронизации микропрограмм, группа адресных выходов соединен с входом синхронизации первого которого соединена с вторыми входами зле регистра адреса, второй выход блока синхментов ИЛИ первой группы, группа выходов ронизации соединен с входом установки а микроопераций, постоянного запоминаю- ноль регистра микрокоманд, третий выход щегоустройства микропрограмм соединена блока синхронизации соединен с первым и с первыми входами элементов И третьей вторым входами синхронизации регистра группы, выходы которых соединены с вто микрокоманд, четвертый выход блока синхрыми информационными входами блоков ронизации соединен с входом синхронизамикропрограммного управления группы, ции второго регистра адреса, пятый выход информационные выходы которых соедине- блока синхронизации соединен с входами ны с информационными входами второго синхронизации блоков микропрограммного блока коммутаторов, выход которого соеди- управления группы и с вторым входом вто