Устройство синхронизации генераторов

Союз Советских Социапистицескик РеспубликОП ИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(11) 531230 авт, свид-ву 4 (21) 2063127/07аявкиК Н 02 Х 3/42 осудврственнын квинтетСовета Мнннстров СССРпа делом нзооретеннйн аткрытнй(54) УСТРОЙСТВО СИНХРОНИЗАЦИИ ГЕНЕРАТОРО ости фаз, выход которо. цифрового решающего стоты, Такое устройство вания частот генератоанду на включение этих ю работу. Эта команда ми выше устройствами, о тью и недостаточной пустимого значений раэн Устроиств ится к обл енераторов спользован синх генераторов отночения синхронных асти техники вклна параллельную ро при синхронизации оту и может быть генераторов пере.овых синхронных а менного тока тности генераторов,Известны устрой определение моментасинхрониключения ации, в которыхоизводится при азности фаз сли с постоян надежностью. Цель изобрете точности включенивы шеки дежности иаллельнук генераторов на(45) Дата опублико определеннои разности частот и рпостоянным временем опережения иным углом опережения 1,21,Известно устройство для уравнивания частот,которое по технической сущности и достигаемомурезультату является наиболее близким к изобретению 3. 15Оно содержит блок преобразования текущегозначения разности фаэ напряжения синхронизируемых генераторов в код, выходы которогоподключены ко входам цифрового решающего блока, который воздействует на регулятор скорости 20через формирователь выходного импульса н содержит блок памяти текущего значения кода разностифаз, связанный с арифметическим блоком вычисления приращение разности фаэ, выход которогоподключен ко входу блока сравнения гекущего и 2 а го подключен к выходу блока по регулированию ча реализует алгоритмы уравни ров и не вырабатывает ком генераторов на параллельну вырабатывается приведеннь обладающими малой точи работу.Лоставленная цель достигается тем, что в устройстве синхронизации генераторов, содержащем блок преобразования текущего значения разности фаз напряжений сйнхронизируемых генераторов в код, выходы которого подключены ко входам цифрового решающего блока, который воздействует на автоматический выключатель и содержит блок памяти текущего значения кода разности фаз, связанньш с арифметическим блоком вычисления при. ращения разности фаз, выход которого подключен ко входу блока сравнения текущего и допустимого значений разности фаз,всход которого подключен к выходу цифрового решающего блока по регули.рованию частоты, цифровой решающий блок снабжен блоком умножения разности фаз на постоянный коэффициент, блоком вычисления времени опережения, блоком формирования кода разности напряжений и блоком запрета включения по разнос ти напряжений, причем выходы аоифметического блока вычисления приращения разности фаз и блока сравнения текущего и допустимого значений разности фаз подключены ко входам блока умножения разности фаз на постоянный коэффициент, 10 выход которого вместе с выходом блока памяти подключен к выходам блока вычисления времени опережения, выходы которого, в свою очередь, подключены один к блоку памяти, а второй через блок формирования кода разности напряжений к 1 Ь блоку запрета включения по разности напряжений, выходы которого подключены к блоку памяти и к выходу цифрового решающего блока по регулированию напряжения и по включению автоматического выключателя.20На фиг. 1 представлена структурная схема устройства; на фиг. 2 - временные диаграммы, поясняющие работу устройства.Устройство синхронизации генераторов состоит из двух основных блоков . блока преобразования 1 и цифрового решающего блока 2.Блок преобразования 1 включает в себя схему 3 выделения разности амплитуд, входные фор.мирователи 4, статический триггер 5, генератор 6 высокочастотных импульсов, схему совпадения 7, схему запрета 8, двоичный счетчик 9 и дешифратор 10.Цифровой решающий блок 2 включает в себя блок памяти 11, арифметический блок 12 вычисления кода приращения разности, блок 13 сравнения ф текущего и допустимого значений разности фаз, блок 14 умножения кода разности фаз на постоянный коэффициент, блок 15 вычисления времени опережения, блок 16 формирования кода разности40 напряжении и блок 17 запрета включенияпоразности напряжений.Входы входных формирователей 4 подключены к синхронизируемым источникам, а их выходы подключены к раздельным входам статического триггера 5, один выход которого подключен ко входу схемы совпадения 7, на другие входы которой подключены генератор 6 и выход дешифратора 10.Выход схемы совпадения 7 подключен ко входу двоичного счетчика 9, разряды которого подключены к дешифратору 10 и одновременно ко входу цифрового решающего блока 2. Входы схемы 8 подключены к выходам формирователей 4 и к выходу дешифратора 10, а выход схемы 8 подключен к установочным входам счетчика 9 и ко входу считывания цифрового решающего блока 2.Входы схемы 3 выделения разности амплитудвходных напряжений подключены ко входнымклеммам блока преобразования 1, а выход схемы 3 подключен ко входу по разности напряжения блока 2.Выход блока памяти 11 подключен ко входуарифметического блока 12 и одновременно ко входублока 15. Выходы блока 12 подключены ко входамблока 13 и блока 14. Выходы блока 13 подключенык блоку 14, к блоку 11 и к выходу блока 2 порегулированию частоты. Выход блока 14 подключенко входу блока 15, выход которого, в свою очередь, подключен ко входу блока 16, на другой входкоторого подключен выход по напряжению блокапреобразования. Выход блока 16 подключен к блоку 17, выходы которого подключены соответственно ко входу блока 11, к выходу по регулированиюнапряжения блока 2 и к выходу управления автоматическим выключателем блока 2.Устройство работает следующим образом. Нап,;чжение синхронизируемых генераторов Од, а, =- ,.о ,преобразуются с помощью формирователей 4 в серии импульсов Ч, и Ч 2 поступающих на триггер 5На выходе триггера 5 появляются импульсыдлительность которых пропорциональна разностифаз входных напряжений, Импульсы 1 п модулируются схемой 7 с помощью генератора 6.Модулированный сигнал поступает на вход счетчика 9, состояние которого определяется количеством импульсов заполнения за период измерения. В случае предельного заполнения счетчика 9,что имеет место при больших значениях разностифаз, дешифратор 10 через схему 7 запрещает давал.нейшее поступление импульсов на вход счетчика 9 иодновременно через схему 8 запрещает считываниекода разности фаз. При достижении значений раз.ности фаз, не приводящих к предельному заполнению счетчика 9, схема 8 выдает разрешение на считывание кода, образующегося на счетчике, и послесчитывания устанавливает счетчик 9 в нулев.,е: стояние. Параллельный код разности фаз рд с лть,.ается цифровым решающим блоком 2. Код запоминается в соответствующей ячейке блока памяти 11В следующем периоде измерения происходит аналогичная операция образования кода разности фаз ЧМ;его запоминание в следующей ячейке,Значения кодов , 9,с тактовой частотойработы цифрового решавшего блока 2 обрабатываются в его арифметических устройствах.К оды разности фаз 9, ,+ последователь.но поступают в блок 12, где производится вычисление приращений разности фаз: В блоке 12 определяется функция перехода по знаку разностиН/-ь 9 Оп,которая принимает значения 1 или О. Если функция перехода равна 1, вырабатывается оператор пуска алгоритма уравнивания частот и оператор возврата к считыванию следую. щего значения кода разности фаз. Если функция пере531230 Тнерп хода равна нулю, то вырабатывается команда перехода к операции умножения в блоке 14. В блоке 14 приращения разности фаз ь Ч, д Ч+" умножаютсяна постоянный коэффициент М. Значение й определяется временем срабатывания коммутационнойаппаратуры, т,е. требуемым временем опережения.Последовательность произведений М /д ф/, И/д 9+поступает в блок 15, где эти значения последовательно сравнивают с соответствующими текущимизначениями разности фаз М, Ч +В результате этого сравнения в блоке 15 вырабатывается функция перехода. При И/ь 9/-ЧО,происходит возврат к повторению алгоритма, а приМ Ъ 9 л 1- 9+Овырабатывается команда на переходк:ледующей операции - определению разности амплитуд напряжений,В блоке 16 формируется код разности напряжений, поступающий в блок 17 запрета, где происходит сравнение текущего значения разности /ЬО/ с допустимым значением ЬОдоп. Если /ЬО/ - ЛОдоп) О,то вырабатывается оператор Ю пуска алгоритма уравнивания амплитуд напряжений с последующим возвратом к началу вычислений, а при ЯО/ - ЬОдоп(0,происходит выдача команды на включение генераторов на параллельную работу.Данное устройство позволяет повысить объемавтоматизации, точность синхронизации за счет использования цифровых решающих устройств. Формула изобретения Устройство синхронизации генераторов, содержащее блок преобразования текущего значения разности фаз напряжений синхронизируемых генераторов в код, выходы которого подключены ко входам цифрового решающего блока, который воздействует на автоматический выключатель и содержит блок памяти текущего значения кода разностифаз, связанный с арифметическим блоком вычисления приращения разности фаз, выход которогоб подключен ко входу блока сравнения текущего идопустимого значений разности фаз, выход которого подключен к выходу цифрового решающегоблока по регулированию частоты, о тли ча юще ес я тем, что, с целью повышения надежности и10 точности включения генераторов на параллельнуюработу, цифровой решающий блок снабжен блокомумножения разности фаз на постоянный коэффициент, блоком вычисления времени опережения,блоком формирования кода разности напряжения иИ блоком запрета включения по разности напряжений, причем выходы арифметического блока вычисления приращения разности фаз и блока сравнениятекущего и допустимого значений разности фазподключены к входам блока умножения разности2 фаз на постоянный коэффициент, выход котороговместе с выходом блока памяти подключен квыходам блока вычисления времени опережения,выходы которого, в свою очередь, подключеныодин к блоку памяти, а второй через блок формирования кода разности напряжений к блоку запретавключения по разности напряжений, выходы которого подключены к блоку памяти и к выходуцифрового решающего блока по регулированиюнапряжения и по включению автоматическогоф 1 в ыключа геля.Источники информации, принятые во вниманиепри экспертизе:1, Авт. св. СССР Ф 394890 кл. 021 3/42 22.02.712, Авт, св. СССР Х кл. Н 02 13/42 от1971 г,3. Заявка на изобретение У 2058665/24 - 7 кл. Н0213/42 от 09.09.74 г. (прототип) .531230 УЛ 22 г. илиппо оррекгор С. Ьолдниотр и ктор В фельцман э 5368/14 Роаписно митета Гоне зоб ний и откр Ж, Раунгекаи на д / илиад П 111 Патент", . Ужгород, ун. Про клая 1.ос гани тель Ю.Техреду М. Лнк ТиражЗИ Государстве но делам3035, Моск Министров (.(Стий