Устройство для определения взаимной корреляционной функции

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 80 и р С 06 Р 15/33 АРСТВЕННЫЙ КОМИТЕТ СССР АМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ УА 49 ЩфЦса ОПИСАНИЕ ИЗОБРЕТЕК АВТОРСКОМУ СВМЩЕТЕЛЬСТВУ(21) 3586426/18-24 иены и подключены к второму выходу (22) 08,02.83 первого генератора тактовых импульсов, (46) 15.08.84. Бюл, В 30 выходы блоков усреднения первои груп- (72) А,Ф.Заика, А.Л,Козлов, пы соединены с первыми входами соот- Ю,И,Кузьмин и О.Б.Пославский ветствующих элементов И второй груп- (53) 621,3(088.8) пы, а управляющие входы блоков усреднения первой группы объединены и под- (56) 1, Авторское свидетельство СССР ключены к выходу первого элемента за- В 691866, кл. С 06 Р 15/336, 1978. держки, вторые входы элементов И вто 2. Авторское свидетельство СССР рой группы объединены и подключены В 783799, кл. С 06 Р 15/336, 1980. к выходу первого формирователя им 3, Харкевич А.А. Основы радиотех- .пульсов, а вьмоды элементов И втор ники. Связьиздат, 1962, с. 70-.71. группы через соответствующие блокипамяти первой группы соединены с пер- (54)(57) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ выми входами соответствующих эле- ВЗАИМНОЙ КОРРЕЛЯЦИОННОЙ ФУНКЦИИ, .ментов И третьей группы, вторые вхо-содержащее первый аналого-цифровой ды которых подключены к соответствую,преобраэователь, информационный вход :щим выходам первого дешифратора, выкоторого является первым входом уст- ходы элементов И третьей группы сое-. .ройства, а выходы подключены к соот- динены с соответствующими входами ветствующим информационньщ входам первого элемента ИЛИ, выход которого апервого регистра, разрядные выходы соединен с первыми входами элеменкоторого подключены к первым входам тов И четвертой группы, вторые вхосоответствующих блоков умножения пер- ды которьм объединены с входами совой группы, вторые входы которых объ- ответствующих элементов задержки пер-единены и подключены к выходу второго вой группы и подключены к соответстаналого-цифрового преобразователя, вующим выходам второго дешифратора, информационный вход которого является вьмоды элементов И четвертой группы вторым входом устройства, а управляю- подключены через соответствующие блощий вход объединен с управляющими ки усреднения второй группы к первым входами первого аналого"цифрового входам соответствующих элементов И преобразователя и первого регистра . , пятой группы, вторые входы которых и подключен к первому выходу первого подключены к выходам соответствующих генератора тактовых импульсов, выходы элементов задержки первой группы, блоков умножения первой группы под-. выходы элементов И пятой группы соеключены к первым. входам соответствую- динены с соответствующими входами щих элементов И первой группы, вы- второго элемента ИЛИ, выход которого ходы которых соединены с ииформацион- . является первым выходом устройства, ньяи входами соответствующих блоков третий выход первого генератора такусреднения первой группы, вторые вхо- товых импульсов. через последовательно ды элементов И первой группы объеди- ,соединенные первый счетчик и первый ойния из первых и блоков 23 усреднения поступают на выход элемента ИЛИ 24.После того, как счетчик 17 полностью заполнится, следующий импульс, пришедший на его вход, обнулит его, а сигнал переполнения,сформированный формирователем 28импульсов, прибавит единицу к содержимому счетчика 26, емкость кото 1 Орого равна количеству моделей изменения скорости изменения задержкиЧт между входами сигналов, и длярассматриваемого случая составляет (2+1). На выходах блока 3115постоянной памяти возникает перваякоманда, которая для рассматриваемого случая представлена нулевымкодом. Сигнал переполнения с выходаформирователя 28 импульсов проходитчерез элемент 30 задержки и открывает элементы И 22. Код команды с вы.ходов блока 31 постоянной памяти поступает на разрядные входы начальнойустановки счетчика 17 и устанавливает его в состояние, равное коду команды. Величина задержки на элемент 30 задержки выбрана такой, чтобы к моменту открытия элементов И 22переходные процессы в счетчике 26 и30блоке 31 постоянной памяти были за 5 ончены, а (и+1)-й импульс от генератора 16 тактовых импульсов ещене поступил на вход счетчика 17.С поступлением следующих и импульсовс выхода генератора 16 тактовых им-пульсов происходит последовательноезанесение ординат частной оценки,которые хранятся в блоках 8 памяти,через элемент ИЛИ 10 в соответствующие и блоков второй подгруппы блоков. 23 усреднения. Таким образом,в течение одного цикла значения ординат первой частной оценки записываются в (21+1) подгруппах блоков 23усреднения. Результаты усреднения через элемент ИЛИ 24 последовательновыводятся на первый выход устройства.50После того, как на вход счетчика 25 поступит и(2+1) импульсов генератора 16 тактовых импульсов, наФормирователе 27 импульсов возникаетсигнал переполнения счетчика 25 и55устанавливается в состояние "0" триггер 14. Элемент И 15 закрывается ипрекращает поступление импульсов генератора 16 тактовых импульсов на входы счетчиков 17 и 25. Частота следования импульсов генератора 16 тактовых импульсов выбрана такой, чтобы и(21+1) импульсов были выработаны за время определения одной част. ной оценки, т.е. эа время, не превышающее период М формирования импульсов ГТИ 11.Вычисление второй и последующихчастных оценок происходит аналогичновычислению первой оценки,. По окончан:,и очередного цикла, в котором вычисляется новая частная оценка и заносится значение предыдущей частнойоценки в блоки 23 усреднения, очередная оценка записывается в блоки 8 памяти, а сигнал переполнения счетчика 12 через формирователь 13 устанавливает триггер 14 в состояние "1".Импульсы генератора 16 тактовых импульсов через схему И 15 начинаютпоступать на вход счетчика 17, который совместно с дешифратором 18, Формирователем 28 импульсов, элементом 30 задержки, счетчиком 26,блоком 31 постоянной памяти, группами элементов: И 22, И 9 управляет смещением последующих частныхоценок относительно предыдущих.По окончании малого цикла, в котором значения частной оценки заносятся в очередные и блоков 23 усреднения, на выходе блока 28 импульсовформируется импульс переполнениясчетчика 17 и происходит модификация состояния счетчика 26 на +1.На входах блока 31 постоянной памяти появляется очередная команда,содержание которой равно величинесдвига очередной частной оценки относительно первой. Сигнал переполнения счетчика 17, задержанный наэлементе 30 задержки, предустанавливает счетчик 17 в состояние, равное величине смещения. При поступлении на вход счетчика 17 частотыот ГТИ 16 дешифратор 18 открываетпоследовательно элементы И 9, начиная с того, номер которого соответствует величине смещения, например второго элемента И 9, На выходэлемента ИЛИ 10 последовательнопоступают значения ординат частной оценки, начиная со второй.Дешифратор 29 синхронно с частотойГТИ 16 открывает элементы И 20,начиная с (и+1)-го. Таким образом,вторая ордината очередной частнойоценки, поступая на вход (и+1)-го блока 23 усреднения, складывается с первой ординатой предыдущей частной оценки и т.д. По окончании второго малого цикла состояние счетчика 26 изменяется на +1, блок 31 постоянной памяти формирует команду, инициирующую сдвиг очередной частной оценки на следующую величину и т.д. Таким образом, блок 31 постоянной памяти позволяет реализовать различные величины смещений очередной частной оценки относитель,но первой.По окончании второго цикла в блоках 23 усреднения сформированы(21+1) группы сумм двух частныхоценок, причем вторые частные оценки в зависимости от принятых моделей скорости изменения задержкисмещены по осина величины -а л;0; +а Аналогичным образом многоканальная часть устройства -циклов, которые составляют, один большой цикл. За время большого цикла в блоке 23 усреднения формируется п(21 +1) сумм частных оценок в каждой сумме, т.е. (21 ф 1) результирующих коррелограмм и ординат.30Вычисление и ординат частной оцен,- ки в одноканальной части устройства происходит аналогично определению значений частной оценки в его многоканальной части. Входные сигналы х и у(г) через фильтры 33 и 34 (заградительные), настроенные на частоту гармонической составляющей сигналов, поступают на входы АЦП 35 и 36, в которых происходит их кванто вание с той же частотой, что и в АЦП 1 и 2. С выхода АЦП 35 ш-разрядный код поступает на входы регистров 37 и с приходом очередного импульса с первого выхода ГТИ 11 продвигается по ним вправо. С выхода каждого регистра 37 отсчеты сигнала поступают иа первые входы соответствующего блока 38 умножения, а на вторые его входы поступают коды АЦП 36, Сформированные элементарные произведения с выхода каждого блока 38 умножения через элементы И 39 синхронно с тактовыми импульсами, вырабатываемыми на втором выходе ГТИ 11, передаются на соответствующие блоки 40 усреднения. В блоках 40 усреднения происходит усреднение элементарных произведений входных сигналов с фактором Ь, который определяется емкостью счетчика 12. После формирования сигнала переполнения счетчика 12 резуль. таты усреднения через элементы И 4 1 поступают на входы соответствующих элементов 42. задержки. Величина задержки в элементах 42 задержки определяется периодом выполнения одного большого цикла и равна Т=И 1 А 1. Задержанные отсчеты сформированной частной оцеНки записываются в блоки 43 памяти и через элементы И 44 последовательно поступают на вьмод элемента ИЛИ 45, Управление переда-. чей ординат частной оценки на выход элемента ИЛИ 45 осуществляет счетчик 46 совместно с дешифратором 47, которые аппаратурно реализованы аналогично счетчику 17 и дешифратору 18.ФТаким образом, в тот момент, когда в блоках 43 памяти хранятся ординаты 1-й частной оценки, в блоках 8 памяти записаны отсчеты (+)-й частной оценки. Передача 1-го отсчета частной оценки, записанного в блоках 43 памяти, на выход элемента ИЛИ 45 происходит синхронно с выводом )-го отсчета частной оценки, записанного в блоках 8 памяти, на вьмод элемента 10. По окончании каждого цикла занесения значений ординат очередной частной оценки в блоки 23 усреднения происходит обнуление счетчика 26, а сигнал его переполнения поступает на счетный вход счетчика 48, который в начале работы устройства находился в состоянии "0", и модифицирует его состояние на +1. В момент, когда счетчик 48, емкость которого 1, установился в состояние И -1) и в блоках 23 усреднения закончилось усредненйе (1-1) частных оценок, на выходах дешифратора 29 возникнет разрешающий потенциал, по которому откроется элемент И 51 и п(21+1) значений ординат усредненньм (2+1) результирующих коррелограмм последовательно поступят на вход экстремального анализатора, в состав которого входят регистр 52, элемент ЯЕ 53 и сумматор 54. Очередной отсчет ординаты каждой результирующей коррелограммы, представленный ш-разрядным кодом, поступает на первый вход сумматора 54. На второй его вход поступает инвертированный элементом И 53 код второго слагаемого, записанного в регистре 52, который в начале работы устройства обнулен. В сумматоре 54 происходит сложение двух ш-разрядных двоич" ных чисел, При этом, если код ординаты, записанный в регистре 52, меньше 5 кода, поступающего на первый вход сумматора 54, то на выходе переноса старшего разряда сумматора 54, являющегося выходом экстремального анализатора, возникает импульс, по которому произойдет занесение кода поступившей ординатыв регистр 52. В про-. тивном случае, если входной отсчет меньше кода, записанного в регистре 52, или равен ему, то на выходе экстремального анализатора импульс не возникает и информация, хранящаяся в регистре 52, сохраняется до прихода кода следующей ординаты. Одновременно с записью очередного отсчета в регистре 52 в регистр 55 заносится код, соответствующий состоянию счетчика 26 в этот момент времени. Таким образом, в конце каждого большого цикла в регистре 52 содержится код одной из п(21+1) ординат, которая имеет максимальное значение, а в регистре 55 записано состояние счетчика 26, которое соответствует номеру модели скорости изменения задержки, при которой происходит наилучшая компенсация изменения задержки за время выполнения данного большого цикла.При поступлении следующего 1 -го импульса на вход счетчика 48 произой дет его обнуление, а по сигналу переполнения, сформированному формирователем 50 импульсов, код с выхода регистра 55 запишется в регистр 56, в котором он будет храниться на про тяжейии следующего большого цикла. Записанный в регистре 56 код подается на первую группу входов бло-, ка 57 сравнения, где он сравнивается с кодом, соответствующим состоя нию счетчика 26, При совпадении этих кодов на выходе блока 57 сравне. ния формируется потенциал, который является разрешающим для элементов И 58 . Очевидно, что в пределах одного большого цикла совпадение кодов на входах блока 57 сравнения произойдет 1 раз. При совпадении кодов регистра 56 и состояния счетчика 26 д-й отсчет частной оценки, хра 55 нящийся на 1-м блоке 43 памяти, заносится в -й блок 60 усреднения. Если при этом счетчик 26 находился в К-м состоянии, то при втором и последующих совпадениях кодов регистра 56 и счетчика 26 в 1 -й блок 60 усреднения поступит ордината с того блока 43 памяти, номер которого задается блоком 31 постоянной памяти, счетчиком 17 и дешифратором 18, Закон, по которому происходит усреднение отсчетов частных оценок в элементах 60 задержки в последующем большом цикле, совпадает с законом построения К-й результирующей коррелограммы в К-м канале многоканальной части устройства в предыдущем большом цикле. Если в следующем большом цикле в регистр 56 запишется код, соответствующий (К+1) -му состоянию счетчика 26, то в очередном большом цикле устреднение отсчетов в блоках 60 усреднения происходит по закону, соответствующему (К+1)-й модели Ч 1 и так далее. Сигналы дешифратора 18, которые управляют элементами И 58, поступают также на входы элементов 59 задержки, Величина задержки элементов 59 задержки выбрана такой, чтобы к моменту появления сигнала на выходе 1-го элемента 59 задержки переходные процессы в 1,-м блоке усреднения были закончены. Задержанные на элементах 59 задержки сигналы дешифратора 18 открывают последовательно элементы И 61 и результаты усреднения из блоков 60 усреднения через элемент ИЛИ 62 поступают на второй выход устройства.Процесс усреднения в блоках 60 усреднения продолжается до тех пор, пока на втором выходе устройства в результирующей коррелограмме не будет присутствовать глобальный. максимум. Значение , при котором наблюдается глабальный максимум, является искомой задержкой между приходящими на вход устройства сигналами х(е) и у(й) . Предлагаемое изобретение применяется в том случае, когда поступающие на вход корреляционного приемника сигналы 8(г) состоят из суммы гар. ионического 8(С) и случайного ВИ) процессов, причем процесс 8,1(й) по мощности значительно превосходит процесс 8(й), При использовании известного устройства 2 3 при общем времени анализа Тл в канале, в котором рассчитываемая модель совпадает с законом изменения задержки между исследуемыми сигналами, выделяется результирующая коррелограмма. Вид этойкоррелограммы определяется в основном процессом Я (С) и имеет осциллирующий характер, что не позволяетоднозначно определить задержку междуисследуемыми сигналами, В силу того,что Я(СЯ, дальнейшее увеличение времени усреднения не даетулучшения результата, так как общийвид результирующей коррелограммыостается прежним. При относительномросте амплитуды гармонической составляющей Б(С) процесса Я или уменьшении амплитуды его случайной составляющей Б(С) превышение ВКФ в точкес,аргументом, равным искомой задержке, над остальной частью коррелограммы уменьшается и может достигнутьвеличины, не позволяющей определитьмаксимум ВКФ. Это уменьшает точностьи надежность при измерении задержкиизвестным устройством.По сравнению с известным2предлагаемое устройство позволяет существенно сократить аппаратурные за 25траты при анализе сигналов с изменяющейся в процессе измерения задержкой,имеющих ярко выраженную дискретнуюсоставляющую спектра.Расчет экономии оборудования приприменении предлагаемого устройствапроизведен для случая, когда величина максимума коррелограммы случайнойсоставляющей меньше амплитуды косинусоидальной составляющей в и раз. З 5После взаимной корреляционной обработки принимаемых сигналов (с ограниченным величиной Допплера временемусреднения Тй ) выходной отсчет Кй)частной коррелограммы будет пропор Оционален8.(,). а+Р, (1)где а - пройорционально математическому ожиданию ординаты измеряемой взаимной корреляционной функцин;- случайная величина, определяющаяся величиной принимаемыхв полосе сигналов помех,50В рассматриваемом случае предполагается, что Тй недостаточно велико, и а,Согласно 3 отношение сигнал/помеха в одной частной коррелограмме можно выразить каксРгде ф- средний квадрат помехи. ОЬерации, применяемые как в прототипе, так и в предлагаемом изобретении при сложении отсчетов частных коррелограмм, эквивалентны применению метода накопления Г 31. После сложения М отсчетов частных коррелограмм (с учетом компенсации задержки между принимаемыми сигналами и скорости ее изменения) вьмодной отсчет результирующей (выходной) ВКф пропорционаленМЙ) "Ио,+ Р . (2)-кПервый член (2) выражает полезный сигнал, второй - помеху. Взяв средние квадраты обоих членов, составим отношение сигнал/помехаПо условиям проводимых измеренийнезависимы. Поэтомут.е, при Ч - кратном сложении отсчетов.частньм коррелограмм отношение сигнал/помеха возрастает в й раз. Однако при проводимьм измерениях важен не только сам факт обнаружения сигнала, но и вид измеряемой взаимо- корреляционной функции, т.е. количественное превышение усредненного результатанад средним усредненным значением помехи ф . В этом случае выигрыш от Ч -кратного сложения отсчетов частных коррелограмм пропорционален %. Таким образом, чтобы увеличить превьппение максимума измеряемой,ВКФ над уровнем помех в 1 М раэ, нфобходимо сложить Й отсчетов частный коррелограмм. При этом Фактор усреднения увеличится в М раз, Количество моделируемых каналов, а с ним и количество оборудования прямо пропорционально фактору усреднения, в данном случае Я. В рассматриваемом примере величина максимума ВКФ случайной составляющей меньше величины косинусоидальной составляющей в и раз. Это значит, что для того, чтобы достигнуть одинакового превьппения максимума коррелограммы над уровнем помех как по гармонической составляющей, так и по широкополосной составляющей, фактор усреднения по каждой иэ нихнеобходимо брать разным. В рассмат,риваемом примере Фактор усреднениякосинусоидальной составляющей надобрать в пф раз меньшим (так как самакосинусоидальная составлямцая в ираз больше случайной). Следовательно, и аппаратурные затраты в предлагаемом устройствелв пф раз меньше,чем- в прототипе. Например, при п=5 количество каналов корреляционной обработки уменьшится. приблизительно в 25 раэ, что оправдывает введение 5 дополнительных элементов, составляющих одноканальную часть системы (блоки 35-45, 58-61) и дополнительную схему управления (блоки 46-57).нраж ал ШШ ИИИ Заказ 5867/36 - к аг , е.У отписное ул.Проектная,формирователь импульсов соединен с входом первого элемента задержки, единичный вход триггера соединен с выходом первого формирователя импульсов, а нулевой вход подключен к выходу второго формирователя импульсов, выход триггера соединен с первым входом первого элемента И, второй вход которого подключен к выходу второго генератора тактовых импульсов, выход первого элемента И соединен с тактовыми входами второго и третьего счетчиков, разрядные выходы второго счетчика соединены с со. ответствующими входами первого дешифратора, а разрядные входы начальной установки подключены к выходам соответствующих элементов И шестой группы, выход переноса второго счетчика через последовательно соединенные третий формирователь импульсов и второй элемент задержки соединен с первыми входами элементов И шестойгруппы, вторые входы которых подключены к соответствующим выходам блока постоянной памяти, адресные входы которого подключены к соответствующим разрядным выходам четвертого счетчика, тактовый вход которого подключен к выходу третьего формирователя импульсов, входы второго дешифратора подключены к соответствующим разрядным выходам третьего счетчика, выход переноса которого соединен с входом второго формирователя импульсов, отличающееся тем, что, с целью повышения точности и упрощения устройства, в него введены третий и четвертый аналого-цифровые преобразователи, первый и второй фильтры, второй, третий, четвертый и пятый регистры, вторая группа блоков умножения, седьмая, восьмая, девятая, десятая и одиннадцатая группы элементов И, третья и четвер- тая группы блоков усреднения, вторая и третья группы элементов задержки, вторая группа блоков памяти, третий и четвертый элементы ИЛИ, пятый и шестой счетчики, третий и четвертый дешифраторы, четвертый формирователь импульсов, второй элемент И, сумматор, элемент НЕ, блок сравнения, причем входы первого и второго фильтров соответственно соединены с входами первого и второго аналого-цифровых преобразователей, а выходы соответственно соединены с информационными входами третьего и четвертого аналого-цифровых преобразователей, выходыкоторых соответственно соединены синформационными входами второго регистра и первыми входами блоков умножения второй группы, управляющиевходы третьего и четвертого аналогоцифровых преобразователей и второгорегистра объединены и подключены кпервому выходу первого генераторатактовых импульсов, разрядные выходывторого регистра соединены с вторымивходами соответствующих блоков умножения второй группы, выходы которыхсоединены с первыми входами соответствующих элементов И седьмой группы,вторые входы объединены и подключенык второму выходу первого генераторатактовых импульсов, выходы элементов И седьмой группы соединены с информационными входами соответствующих блоков усреднения третьей группы, управляющие входы которых объединены и подключены к выходу первогоэлемента задержки, выходы блоковусреднения третьей группы соединеныс первыми Входами соответствующихэлементов И восьмой группы, вторыевходы которых объединены и подключены к выходу первого формирователя импульсов, выходы элементов И восьмойгруппы через соответствующие элементы задержки второй группы соединеныс информационными входами соответствующих блоков памяти второй группы,выходы которых соединены с первымивходами соответствующих элементов Идевятой группы, вторые входы которыхподключены к соответствующим выходамтретьего дешифратора, выходы элементов И девятой группы соединены с со-,ответствующими входами третьегоэлемента ИЛИ, выход которого соединен с первыми входами соответствующих элементов И десятой группы, вторые входы которых объединены с входа"ми соответствующих элементов задержки третьей группы и подключены ксоответствующим выходам первого дешифратора, выходы элементов И десятой группы через соответствующиеэлементы задержки четвертой группыподключены к первым входам соответствующих элементов И одиннадцатойгруппы, вторые входы которых подключены к выходам соответствующих элементов задержки третьей группы,третьи входы элементов И десятой110846 Э группы объединены и подключенык выходу блока сравнения, выходы эле.ментов И одиннадцатой группы соединены с соответствующими входами четвертого элемента ИЛИ, выход которогоявляется вторым выходом устройства,входы третьего дешифратора подключены к соответствующим разрядным выходам пятого счетчика, тактовый входкоторого подключен к выходу первогоэлемента И, тактовый вход шестогосчетчика подключен к выходу переноса четвертого счетчика, разрядныевыходы шестого счетчика соединеныс соответствующими входами четвертого дешифратора, выход которого соединен с первым входом второго элемента И, второй вход которого подключен.к выходу второго элемента ИЛИ, а выход соединен с информационным входомтретьего регистра и первым входом 4Изобретение относится к измерительной и вычислительной технике и можетбыть использовано для измерения аргумента и значения функции взаимнойкорреляции между двумя случайными 5процессами, задержанными один относительно другого,Известны случаи, когда задержкамежду анализируемыми сигналами непрерывно изменяется, вследствие чего 1 Опроисходит масштабно-временное искажение принимаемых сигналов. Это при,водит к искажению формы взаимокорреляционной функции (ВКФ), в частностик уменьшению ее максимального зна-15чения и смещению его по оси т 1 11.Чем больше время интегрирования Т,тем больше корреляционная Функциясглаживается и искажается. 26Известно устройство 13, в котором скомпенсировано влияние линейно" го взаимного смещения по частоте спектров принимаемых сигналов, позволяющее увеличивать время интегрирования без существенного искажения .получаемой ВКФ, Корреляционный анализ ведется между одним из исследуе-. мых сигналов, принимаемым за опорный, и другим, подвергнутым относительно . 30 сумматора, выход которого соединенс управляющими входами третьего ичетвертого регистров, выход третьегорегистра через элемент НЕ подключенк второму входу сУмматора, информационные входы четвертого регистраподключены к соответствукпцим разрядным выходам четвертого счетчика, авыходы соединены с соответствующиминформационным входом пятого регистра, управляющий вход которого подключен к выходу четвертого формирователяимпульсов, вход которого подключенк выходу переноса шестого счетчика,разрядные выходы пятого регистра соединены с соответствующимивходами первой группы входов блока сравнения, входы второй группывходов которого подключены к соответствующим выходам четвертогосчетчика. первого масштабно-временному преобразованию, с .коэффициентом, равнымскорости изменения задержки К. Данное устройство обладает низким. быстродействием, поэтому область его применения ограничена.Наиболее близким по технической сущности к изобретению является устройство 23, в котором компенсация искажений ВКФ осуществляется путем обработки результатов многократного корреляционного анализа с ограниченным в пределах каждого цикла временем интегрирования с последующим суммированием отсчетов частной коррелограьачы, полученной в предыдущем цикле, со смещенными по осиотсчетами коррелограмм, полученных в последующих циклах, Критерием правильности смещения отсчетов последующих корре- лограмм по осиявляется получение наибольшей величины глобального максимума ВКФ. Устройство содержит (21+1) каналов корреляционной обработки, в каждом из которых происходит компенсация скорости изменения задержки между исследуемыми сигналами цо,одному из возможных линейных законов за время вычисления Т=Н 4"дТ, где М- фактор усреднения оценки частной коррелограммы; 1 - количество суммирований частных оценок, ь - временной интервал квантования входных сигналов. 5Однако в случае, когда поступающие на вход корреляционного приемника сигналы представлены суммой гармонической и широкополосной составляющими случайного процесса, определение глобального максимума ВКФ и соответствующего ему значения аргумента ь при помощи известного устройства становится затруднительным, а при значительном превышении мощности гармонической составляющей над мощностью широкополосной части спектра и невозможным. Это объясняется тем, что на выходе этого устройства ВКФ выделится в виде суммы гармонического и случайного процессов. Вид этой коррелограммы определяется в основном гармоническим процессом и имеет осциллирующий характер, что понижает точность определения задержки меж" 5 ду исследуемыми сигналами. Превышение амплитуды общей ВКФ в точке с аргументом, равным искомой задержке, над остальной частью коррелограммы, а следовательно, и надежность опреде-З 0 ления задержки в рассматриваемом случае зависит от соотношения амплитуд коррелограмм гармонического и случайного процессов. При относительном росте амплитуды гармонической З 5 составляющей или уменьшении амплитуды случайной составляющей это превышение уменьшается и может достигнуть величины, не позволяющей определить глобальный максимум ВКФ за время Т. 40Цель изобретения - повышение точности и упрощение устройства при анализе сигналов, подвергнутых масштабно-временному искажению и имеющих45 ярко выраженную дискретную составляющую спектра.Поставленная цель достигается тем, что в устройство для определения взаимной корреляционной функции, содержащее первый аналого-цифровой50 преобразователь, информационный вход которого является первым входом устройства, а выходы подключены к соответствующим информационным входам первого регистра, разрядные выходы которого подключены к первым входам соответствующих блоков умножения первой группы, вторые входы которых объединены и подключены к выходу второго аналого"цифрового преобразователя, информационный вход которого является вторым входом устройства, а управляющий вход объединен с управляющими входами первого аналого-цифрового преобразователя и первого регистра и подключен к первому выходу первого генератора тактовых импульсов, выходы блоков умножения первой группы подключены к первым входам соответствующих элементов И первой группы, выходы которых соединены с информационными входами соответствующих блоков усреднения первой группы, вторые входы элементов И первой группы объединены и подключены к второму выходу первого генератора тактовых импульсов, выходы блоков усреднения первой группы соединены с первыми входами соответствующих элементов И второй группы, а управляющие входы блоков усреднения первой группы объединены и подключены к выходу первого элемента задержки, вторые входы элементов И второй группы объединены и подключены к выходу первого формирователя импульсов, а выходы элементов И второй группы через соответствующие блоки памяти первой группы соединены с первыми входами соответствующих элементов И третьей группы, вторые входы которых подключены к со ответствующим выходам первого дешифратора, выходы элементов И третьей группы соединены с соответствующими входами первого элемента ИЛИ, выход которого соединен с первыми входами элементов И четвертой группы, вторые входы которых объединены с входами соответствующих элементов задержки первой группы и подключены к соответствующим выходам второго дешифратора, выходы элементов И четвертой1группы подключены через соответствующие блоки усреднения второй группы к первым входам соответствующих,.элементов И пятой группы, вторые входы которых подключены к выходам соответствующих элементов задержки первой группы, выходы элементов И пятой группы соединены с соответствующими входами второго элемента ИЛИ, выход которого является первым выходом устройства, третий выход первого генератора тактовых импульсов через последовательно соединенные первый счетчик и первый формирователь импульсов соединен с входом первогоэлемента задержки, единичный вход триггера соединен с выходом первого формирователя импульсов, а нулевой вход подключен к выходу второго формирователя импульсов, выход триггера 5 соединен с первым входом первого элемента И, второй вход которого подключен к выходу второго генератора тактовых импульсов, выход первого элемента И соединен с тактовыми входами второго и третьего счетчиков, разрядные выходы второго счетчика соединены с соответствующими входами первого дешифратора, а разрядные вхо. ды начальной установки подключены к выходам соответствующих элементов И шестой группы, выход переноса второго счетчика через последовательно соединенные третий формирователь импульсов и второй элемент задержки соединен с первыми входами элементов И шестой группы, вторые входы которых подключены к соответствующим выходам блока постоянной памяти,25 адресные входы которого подключены к соответствующим разрядным выходам четвертого счетчика, тактовый вход которого подключен к выходу третьего формирователя импульсов, входы второго дешифратора подключены к соответствующим разрядным выходам третьего счетчика, выход переноса которого соединен с входом второго формирователя импульсов, введены третий и четвертый аналого-цифровые преобразова тели, первый и второй фильтры, второй, третий, четвертый и пятый регистры, вторая группа блоков умножения, седьмая, восьмая, девятая, десятая и одиннадцатая группы элементов И, третья и четвертая группы блоков усреднения, вторая и третья группы элементов задержки, вторая группа блоков памяти, третий и четвертый элементы ИЛИ, пятый и шестой счетчи ки, третий и четвертый дешифраторы, четвертый формирователь импульсов, второй элемент И, сумматор, элемент НЕ, блок сравнения, причем .входы первого и второго фильтров соот ветственно соединены с входами первого и второго аналого-цифровых преобразователей, а выходы соответственно соединены с информационными входа-. ми третьего и четвертого аналого-цифровых преобразователей, выходы которых соответственно соединены с информационными входами второго регистра и первыми входами блоков умножениявторой группы, управляющие входытретьего и четвертого аналого-цифровых преобразователей и второго регистра объединены и подключены к первому выходу первого генератора тактовых импульсов, разрядные выходы второго регистра соединены с вторымивходами соответствующих блоков умножения второй группы, выходы которыхсоединены с первыми входами соответствующих элементов И седьмой группы,вторые входы объединеныи подключенык второму выходу первого генераторатактовых импульсов, выходы элементов И седьмой группы соединены с информационными входами соответствующихблоков усреднения третьей группы,управляющие входы которых объединеныи подключены к выходу первого элемента задержки, выходы блоков усреднениятретьей группы соединены с первымивходами соответствующих элементов Ивосьмой группы, вторые входы которыхобъединены и подключены к выходу первого формирователя импульсов, выходыэлементов И восьмой группы через соответствующие элементы задержки второй группы соединены с информационны.ми входами соответстууюших блоковпамяти второй группы, выходы которыхсоединены с первыми входами соответствующих элементов И девятой группы,вторые входы которых подключены к соответствующим выходам третьего дешифратора, выходы элементов И девятойгруппы соединены с соответствующимивходами третьего элемента ИЛИ, выходкоторого соединен с первыми входамисоответствующих элементов И десятойгруппы, вторые входы которых объединены с входами соответствующих элементов задержки третьей группы и подключены к соответствующим выходампервого дешифратора, выходы элементов И десятой группы через соответствующие элементы задержки четвертойгруппы подключены к первым входамсоответствующих элементов И одиннадцатой группы, вторые входы которыхподключены к выходам соответствующихэлементов задержки третьей группы,третьи входы элементов И десятойгруппы объединены и подключены к выходу блока сравнения, выходы элементов И одиннадцатой группы соединеныс соответствующими входами четвертого,элемента ИЛИ, выход которого является вторым выходом устройства, входытретьего дешпфратора подключены к соответствующим разрядным выходам пятогосчетчика, тактовый вход которого подключен к выходу первого элемента И, тактовый вход шестого счетчи ка подключен к выходу переноса четвертого счетчика, разрядные выходы шестого счетчика соединены с соответствующими входами четвертого дешифра 1 ора, выход которого соединен с первым входом второго элемента И, второй вход которого подключен к выходу второго элемента ИЛИ, а выход, соединен с информационным входом тре" тьего регистра и первым входом сум 1матора, выход которого соединен с управляющими входами третьего и четвертого регистров, выход третьего регистра через элемент НЕ подключен к второму входу сумматора, информационные входы четвертого регистра подключены к соответствующим разрядным выходам четвертого счетчика, а выходы соединены с соответствующими информационными входами пятого регистра, управляющий вход которого подключен к выходу четвертого формирователя импульсов, вход которого подключен к выходу переноса шестого счетчика, разрядные выходы пятого регистра сое динены с соответствующими входами первой группы входов блока сравнения, входы второй группы входов которого подключены к соответствующим выходам четвертого счетчика. 35На чертеже представлена блок"схемаустройства,Предлагаемое устройство содержитщ-разрядный аналого-цифровой преобра 40зователь (АЦП) 1,подключенный входомк выходу первого источника сигналах И,),-разрядный АЦП 2, подключенный входом к выходу второго источникасигналов (4),П 1 о -разрядный первый 45регистр 3, содержащийпю-разрядныхячеек, ор -разрядных блоков 4 умножения первой группы, первую группу элементов И 5, первую группу блоков 6усреднения, вторую группу элементов И 7, первую группу блоков 8 памя 50ти, третью группу элементов И 9, первый элемент ИЛИ 1 О, первый генератор 11 тактовых импульсов, первыйсчетчик 12, первый формирователь 13импульсов, триггер 14, элемент И 15,55второй генератор 16 тактовых импульсов, второй счетчик 17, первый дешифратор 18, первый элемент 19 задержки, четвертую 20, пятую 21 и шестую 22 группы элементов И, вторую группу блоков 23 усреднения, второй элемент ИЛИ 24, третий 25 и четвертый 26 счетчики, второй 27 и третий 28 формирователи импульсов, второй дешифратор 29, второй элемент 30 задержки, блок 31 постоянной памяти, группу элементов 32 задержки, причем каждый из выходов АЦП 1 подключен к входу соответствующей ячейки регист.ра 3, выходы одноименных разрядов регистров 3 подключены к соответствующим входам соответствующих блоков 4 умножения первой группы, другие входы которых поразрядно объединены и подключены к выходам АЦП 2, выход каждого. блока 4 умножения первой группы подключен к первому входу соответствующего элемента И 5 первой группы, выходы которых соединены с информационными входами соответствующих блоков 6 усреднения первой группы, выходы которых подключены к первым входам элементов И 7 второй группы, выходы которых подключены к первым входам элементов И 9, треть" ей группы, выходы которых подключены к соответствующим входам первого элемента ИЛИ 10; управляющие входы регистров 3 и АЦП 1 и 2 объединены и подключены к первому выходу первого генератора 11 тактовых импульсов, второй выход которого соединен с вторыми входами элементов И 5, а третий выход генератора 11 тактовых импульсов подключен к входу счетчика 12, выход которого через первый формирователь 13 импульсов соединен с вторыми входами элементов И 7 второй группы, с единичным входом триггера 14 и через элемент 19 задержки с управ-. ляющими входами блоков 6 усреднения первой группы, а выход триггера 14 подключен к первому входу элемента И 15, второй вход которого подключен к выходу второго генератора 16 тактовых импульсов, а выход - к тактовому входу второго счетчика 17, разрядные выходы которого через первый дешифратор 18 соединены с вторыми входамн элементов И 9 третьей группы; первые входы элементов И 20 четвертой группы подключены к выходу первого элемента ИЛИ 10, выходы элементов И 20 через соответствующие блоки 23 усреднения второй группы подключены к первым входам элементов И 2 1 пятой группы, выходы которых соединены с входами второго элемента ИЛИ 24; выход элемента И 15 подключен к тактовому входу третьего, счетчика 25, разрядные выходы которого через второй дешифратор 29 сое динены с вторыми входами элементов И 20 четвертой группы и через элементы 32 задержки первой группы - с вторыми входами элементов И 21 пятой группы, а выход переноса третьего счетчика 25 через второй формирователь 27 импульсов подключен к нулевому входу триггера 14; выход переноса второго счетчика 17 через третий формирователь 28 импульсов подключен к тактовому входу четвертого счетчика 26, разрядные входы которого соединены с адресными входами блока 31 постоянной памяти, каждый из выходов которого, подключен к первому входу соответствующего элемента И 22 шестой группы, выход каждого из которых соединен с входом начальной установки соответствующего разряда второго счетчика 1; вторые входы элементов И 22 шестой группы объединеныи подключены к выходу третьего формирователя 28 импульсов через второй элемент 30 задержки.30Устройство содержит также первый 33 и второй 34 фильтры, третий ри-разрядный 35 и четвертый-разрядный 36 ЛЦП, входы которых через фильтры 33 и 34 соединены соответственно с первым и вторым входами устройства,по -разрядный второй регистр 37,ю -разрядные блоки 38 умножения второй группы, седьмую группу элементов И 39, третью группу блоков 40 усреднения, восьмую группу элементов И 41, вторую группу элементов 42 задержки, вторую группу блоков 43 памяти, девятую группу элементов И 44, третий элемент ИЛИ 45, пя тый счетчик 46, третий, дешифратор 47, шестой счетчик 48, четвертый дешифратор 49, четвертый формирователь 50 импульсов, второй элемент И 51, тре- тий регистр 52, элемент НЕ 53, сумматор 54, четвертый 55 и пятый 56регистры, блок 57 сравнения, десятую группу элементов И 58, третьюгруппу элементов 59 задержки, четвертую группу элементов 60 задержки,одиннадцатую группу элементов И 61,55 четвертый элемент ИЛИ 62, причем выходы третьего 35 АЦП подключенык соответствующим входам второго регистра 37 задержки, разрядные выходы которого подключены к первымвходам соответствующих блоков 38 умножения второй группы, вторые входы которых объединены и подключенык выходу четвертого 36 ЛЦП", выходыблоков 38 умножения второй группыподключены к первым входам соответствующих элементов И 39 седьмойгруппы, вторые входы которых объединены и подключены к второму выходупервого генератора 11 тактовых импульсов, а выходы соединены с информационными входами соответствующихблоков 40 усреднения третьей группы,управляющие входы которых объединены и подключены к вьгходч первого элемента 19 .задержки, а выходы - к первым входам элементов И 4 1 восьмойгруппы, вторые входы которых объединены и соединены с выходом первогоформирователя 13 импульсов, а выходыподключены к соответствующим входамэлементов 42 задержки второй группы,выход каждого из которых подключенк информационным входам соответствующих блоков 43 памяти второй группы, выход каждого из которых соединен с соответствующими первыми входами элементов И 44 девятой группы,выходы которых подключены к соответствующим входам третьего элемента ИЛИ 45; управляющие входы второго регистра 37, третьего 35 и четвертого 36 АЦП объединены и подключены к первому выходу первого генерато"ра тактовых импульсов; выход переноса четвертого счетчика 26 подключенк тактовому входу шестого счетчика 48, разрядные выходы которого подключены к соответствующим входам четвертого дешифратора 49, выход которого соединен с первым входом второгоэлемента И 51, второй вход которогоподключен к выходу второго элемента ИЛИ 24, а выход - к информационному входу третьего регистра 52, выходкоторого соединен с входом элемента НЕ 53, выход которого подключенк соответствующему входу сумматора 54,другой вход которого подключен к выходу второго элемента И 51, а выходсумматора 54 соединен с управляющимвходом третьего регистра 52, входчетвертого формирователя 50 импульсовподключен к выходу переноса шестого счетчика 48, а выход являетсяуправляющим входом пятого регистра 56, информационные входы которогосоединены с соответствующими разрядными выходами четвертого счетчика 26, тактовый вход счетчика 46подключен к выходу первого элемента И 15, а разрядные выходы соединены с соответствующими входами третье.го дешифратора 47, выходы которогоподключены к вторым входам соответствующих элементов И 44 девятой груп.пы; входы первой группы входов блока 57 сравнения подключены к соответствующим разрядным выходам пятогорегистра 56, входы второй группы,входы блока 57 сравнения соединеныс соответствующими разрядными выходами четвертого счетчика 26, а выходподключен к соответствующему входукаждого из элементов И 58 десятойгруппы, другие входы которых объединены и подключены к выходу третьегоэлемента ИЛИ 45, а последние входысоединены с соответствующими разрядными выходами первого дешифратора 18;выход каждого из элементов И 58 десятой группы подключен к входу соответствующего блока 60 усреднениячетвертой группы, выход каждого изкоторых соединен с первым входом соответствующего элемента И из элементов И 61 одиннадцатой группы, второйвход из которых подключен к выходусоответствующего элемента 59 задержки третьей группы, входы каждогоиз которых соединены с соответствующими разрядными выходами первогодешифратора 18; выходы каждого изэлементов И 61 одиннадцатой группыподключены к соответствующим входамчетвертого элемента ИЛИ 62. Принцип работы предлагаемого устройства заключается в следующем,За время одного цикла Т, =И,1 . Ь 1,0,в устройстве вычисляетсячастныхоценок, получаемых в результате кратковременного корреляционного анализа между сигналами, представленнымисуммой гармонического и случайногопроцессов. Определение каждой частной оценки в устройстве происходитс Фактором усреднения Ч.1 таким, чтовыполняется условие Г 23МЧьщачф)где Ч.,1 - максимальная ожидаемаяскорость изменения задержки;а - постоянная наперед заданная величина. За время определения одной частной оценки М л 1 задержка между вход ными сигналами очевидно может измениться на величину, не превышающую5 а ь, т.е. каждая следующая частная оценка может быть смещена относительно предыдущей по осина интервал, по абсолютной величине непревышающей а ь .10Реализуя при усреднении частныхоценок различные варианты смешенийкаждой последующей оценки относительно предыдущей, устройство одновре менно строит несколько моделей компенсации изменения задержки междувходными сигналами. Полагая, чтоза время одного цикла Т скоростьизменения задержки остается постоян ной, на первом выходе устройства вконце цикла вычисления можно получить (20+1) результирующих коррелограмм, каждая из которых отвечаетопределенной модели линейной скорос ти изменения задержки Чь, находящейся в интервале Г-Чо, +1 Ь..Если за время одного цикла задержкамежду входными сигналами измениласьна величину хьТ, гдепринимает ЗО значение от -ь до + 1, то скоростьизменения задержки за это время составит 7 = ъь/Т, тогда -я результирующая коррелограмма, состоящаяиз суммы гармонического и случайногопроцессов, будет иметь большую амплитуду косинусоиды, чем иные результирующие коррелограммы. По окончаниикаждого цикла происходит определениеи запоминание закона,.по которомупроисходило вычисление данной коррелограммы. В следующем цикле в мно гоканальной части устройства происходит вычисление следующих (20+1) результирующих коррелограмм входных 45 сигналов и определение нового значения скорости изменения задержки,. ав одноканальной части вычисляются 1частных оценок коррелограммы междузадержанными за время одногоциклавходными сигналами с вырезанной дискретной составляющей спектра, которые суммируются по закону, определенному в предыдущем цикле в многоканальной части устройства, Таким 55образом, по окончании каждого циклав устройстве определяется закон изменения запержки, по которому в слецующем цикле происходит усреднениечастных оценок в его. одноканальнойчасти, Процесс накопления продопжается до тех пор, пока на выходеодйоканальной части устройства невьделится коррелограмма, у котороиВКФ имеет глобальный максимум. Устройство работает следующимобразом.Сигнал х поступает на входАЦП 1 и в момент поступления импульса с первого выхода генератора 11 тактовых импульсов преобразуется в соответствующий ю-разрядныйдвоичный код, который поступаетна входы регистров 3, выполняющихфункцию цйфровой линии задержки.Длина каждого из щ регистров 3 определяется требуемой задержкой и количество частных оценокИ= - ьЛмачд 1где- требуемое время задержки,По мере поступления каждого нового импульса с первого выхода генератора 11 тактовых импульсов (ГТИ) коды входного сигнала продвигаютсявправо по ячейкам регистра 3. Отсчеты сигнала с выхода каждой ячейкирегистра 3 поступают на первые входы соответствующего блока 4 умножения, На вторые входы блока 4 умножения поступает код сигнала ус выхода второго АЦП 2. Синхронноепоступление кодов с выхода ЛЦП 1обеспечивается управляющими импульсами, формируемыми ГТИ 11. На выходе К -го блока 4 умножения формируетскод, равный произведению х(С-к ь г)уИ), где дС - период следованиясдвигающих импульсов.Код произведения синхронно с тактовыми импульсами, вырабатываемымина втором выходе ГТИ 11, передаетсячерез К-й элемент И 5 на соответствующий блок 6 усреднения. Усреднениеэлементарных произведений в кажцомблоке 6 усреднения продолжается дотех пор, пока не возникнет сигналпереполнения счетчика 12 с выходапереноса на выходе Формирователя 13импульсов,Емкость счетчика 12 равна выбранному для частной оценки факторуусреднения М (. С возникновением импульса переполнения счетчика 12 навыходе формирователя 13 импульсов открываются элементы И , и результатыусреднения, сформировавшиеся в блоках 6 усреднения, защцсыиаются в бло ки 8 памяти, При этом блоки 6 усред-.нения обнуляются с задержкой, определяемой элементом 19 задержки. В течение следующих Ч, импульсов, поступающих с третьего выхода генератора 11 тактовых импульсов, происходит вычисление следующей частнойоценки и т.д. работе накопителя устройства Г 21.В блоке 31 постоянной памяти хранится программа изменения значенияскорости изменения задержки, а команды на его выходе возникают 5 при подаче кодов с выходов счетчика 26 (адресного), В исходном состоянии, которое продолжается домомента зайиси первой частной оценки, счетчики 17, 25 и 26 обнулены.Импульс перевыполнения, поступающийс выхода формирователя 13 импульсов в конце вычисления очереднойчастной оценки, устанавливаеттриггер 14 в состояние "1". Импульсы от ГТИ 16 через элемент И 15начинают поступать на тактовый входсчетчика 17 емкость которого равна числу ординат частной оценки.По мере заполнения счетчика 17 дешифратор 18 синхронно.с частотойгенератора 16 тактовых импульсовоткрывает элементы И 9 начинаяс первого и кончая и-м, и значения иординат частной оценки последовательно поступают на выход элемента ИЛИ 10. Импульсы генератора 16тактовых импульсов через элемент И 15 поступают также на тактовый вход счетчика 25, емкость которого равна и(21+1). Дешифратор 29,подключенный к разрядным выходамсчетчика 25, за первые и тактов открывает последовательно первые иэлементов И 20 и значения ординатчастной оценки заносятся соответственно в первые и блоков 23 усреднения. Сигналы дешифратора .29 поступают также на входы элементов 32 задержки. Величина задержки элементов 32 выбрана такой, чтобы,к моменту появления сигнала на выходе -гоэлемента 32 задержки переходныепроцессы в -м блоке 23 усреднениябыли закончены. Задержанные на элементах 32 задержки сигналы дешифратора 29 открывают последовательноэлементы И 21 и результаты усредне 25 зс 35 я40 . 4550 55 1 С . Работа накопителя частных оценок многоканальной части аналогична