Устройство для сопряжения двух электронных вычислительных машин

(11)06 Г 13/О 15 БРЕТЕНИЯ ТЕЛЬСТВ 21) 4367849/24-2402. 12,8807.1,1,90. Бюл. К 41Киевский политехнический институт им. 50-летия Великой Октябрьскойциалистической революции (2) В.Н.Калина и А.А.Леонец (53) 68 1.3(088.8)(56) Авторское свидетельство СССР К 1265781, кл. Г 06 Г 13/00, 1986Авторско свидетельство СССР ЕЕ 1262511, кг. С 06 Г 13/00, 1986, (54) УстРойство,хЕя солРяже.ния лвух ЭХХЕКТРОННВЕХ ВЕИИСХРТЕЛЕ;И 1 ЕХ МАШИН (57) Изобретение относится к автоматикеи вычислительной технике и может быть использовано для сопряжения устройств, вьходящих на различные интерфейсы, в частности на интерфейс типа системной шины персональной ЭВМ ЕС 18ЭВМется(22) (46) (71) со к автома ке и мож пряжения язличные я интерф и ВМ альнообще ш ышение бы- ЭВМ,блок-схема льн нкци торо ма первого - ФункциоГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ПЕНТ СССР ОПИСАНИЕ К АВТОРСКОМУ СВ Изобретение относится ке и вычислительной.техни быть использовано для со устройств, выходящих на р интерфейсы, в частности н типа системной шины персо ЕС 1840,. на интерфейс тип ны ЭВМ СМ 1420.ХХель изобретения пов стродействия обмена ме;:цуНа фиг, 1 представлен,", ус"ройствя; на Лиг.2 - фу схема первого блока дешиф фиг.З - функциональная сх блока прерываний; на Фиг. 240 и интерфейс типа общей шины СМ 1420, Хелью изобретения являповышение быстродействия обмена между ЭВМ. Устройство содержит устройство связи с первой ЭВМ и устройство связи с второй ЭВМ. Устройство связи с первой ЭВМ содержит блок магистральных приемопередатчиков, два блока интерфейсных передатчиков, двя блока интерфейсных приемников, блок дешифраторов, регистр состояний,регистр команд, блок прямого доступа. Устройство связи с второй ЭВМ содержит два блока магистральных приемо- передатчиков, два блока интерфейсных передатчиков, блок дешифраторов, регистры данных и состояний, коммута тор, регистр адреса, блок прерывний, блок прямого доступа. 2 з.пФ-лы, 8 ил. нальная схема первого блока прямого доступа; на Фиг.5 - Функциональная схема второго блока дешифряторав; на Фиг,б - Функциональная схема второго блока прерываний; на фиг.7 - Функциональная схема второго блока прямого доступа; на Фиг.8 - Функциональная схема узла синхронизации,На блок-схеме (Фиг.1) представлены устройство 1 связи с первой ЭВМ и устройство 2 связи с второй ЭВМ,Устройство 1 связи с .,епвой ЭВМ содержит первый блок 3 магистральных приемопередатчиксв, второй блок 4 интерфейсных приемников, первый блок;гу гг Беск ррек Ти;рк )г Подписное ГКНТ 1 1., 33 5, 1".о. к:,1 Ж - 55 ул, Гагарина, 1 нг 6 гЯ. 65 интерфейсных передатчиков, четвертый блок 6 интерфейсных приемников,третий блок 7 интерфейсных передатчиков, первый блок 8 дешифраторов,первый регистр 9 данных, второй регистр 10 состояний, регистр 11 команд,первый блок 12 прерываний, первый блок13 прямого доступа.Устройство 2 связи с второй ЭВИ 10содержит второй блок 14 магистральных приемопередатчиков, первый блок15 интерфейсных приемников, второйблок 16 интерфейсных передатчиковтретий блок 17 интерфейсных приемников, четвертый блок 18 интерфейсных передатчиков, второй блок 19дешифраторов, второй регистр 20 данных, первый регистр 21 состояний,третий блок 22 магистральных приемопередатчиков, коммутатор 23, регистр 24 адреса, счетчик 25 слов,четвертый блок 26 магистральных приемопередатчиков, второй блок 27 прерываний, второй блок 28 прямого доступа,Кроме того, на блок-схеме (фиг.1)обозначены первый 29, второй 30 третий 31, четвертый 32, пятый 33 выходы блока 13, вход 34 записи блока13,группа режимных входов 35 блока13, первый вход 36 запроса обменаблока 13, группа информационных входов 37 блока 13, первый вход 38 направления обмена блока 13, второйвход 39 направления обмена блока3513, первый вход 40 запроса обменаблока 28, второй вход 41 запроса обмена блока 28, первый выход 42 блока28, первая группа информационных входов 43 блока 28, второй выход 44 блока 28, третий выход 45 блока 28, четвертый выход 46 блока 28, группа выходов 47 синхронизации общей шиныблока 28, вход 48 окончания обменаблока 28, вторая группа информационных входов 49 блока 28, группа входов 50 разрешения передачи блока 28,вход 51 сброса блока 13, второй вход52 запроса обмена блока 13, группавходов 53 стробирования блока 28,вход 54 готовности блока 28. Устройство 1 связи предназначено для сопряжения с системой шины ЭВМ ЕС 1840.Устройство 2 связи предназначено длясопряжения с общей шиной ЭВМ СМ 1420.55Первый блок 8 дешифраторов (фиг.2)предназначен для дешифрации базовогоадреса устройства со. стороны первой ЭВИ и выработки сигналов обращения ко всем регистрам и узлам устройства 1 связи. Блок 8 содержит дешифратор 55 базового адреса, дешифратор 56 команд, элемент ИЛИ 57, злемент И-НЕ 58 и 59, элементы НЕ 6062, элементы И-НЕ 63-66, элементы ИЛИ-НЕ 67-71. Дешифратор 55 базового адреса дешифрирует старшие разряды шины адреса и в случае совпадения его с адресом устройства Формирует на своем выходе потенциал,. который разрешает работу дешифратора 56 команд, на который поступают младшие разряды адреса и сигналы записи и чтения через элементы И-НЕ 58 и 59, элемент НЕ 60. На выходе элемента И-НЕ 59 формируется сигнал, который через выход блока 8 поступает на разрешающий вход блока 3, Сигналы обращения к регистрам в режиме грямого доступа формируются на выходах элементов И-НЕ 63-66 и поступают на входы элементов ИЛИ-НЕ 67-70. На выходе элемента ИЛИ-НЕ 67 формируется строй записи в регистр младшего байта данных, а на выходе элемента ИЛИ-НЕ 68 - строб записи в регистр старше" го байта данных (оба эти регистра изображены на Фиг,1 как один регистр 9 данных),.На выходах элементов ИЛИ-НЕ 69 и 70 Формируются сигналы чтения младшего и старшего байтов данных, которые поступают на блок 4.Первый блок 12 прерываний (фиг,3) предназначен для управления обменом данными в режиме прерываний. Блок 12 содержит триггеры 72-75, элементы И-НЕ 76-78, элемент ИЛИ 79 и элемент И 80. В блоке 12 происходит запоминание запросов прерывания, возникающих при различных условиях, и при наличии маски разрешения прерывания вырабатывается запрос .прерывания к первому интерфейсу, Запросы, которые запоминаются в блоке 12, сбрасываются после чтения регистра 10 состояния данного интерфейсного блока. Первый блок 13 прямого доступа (фиг.4) предназначен для управления обменом данными в режиме прямого доступа. Блок 13 содержит триггеры 81-85, формирователи (одновибраторы) 86-89 импульсов, элементы ИЛИ 90-92, элементы НЕ 93 и 94, элементы И 95 - 100. Блок 13 вырабатывает на своем первом выходе сигналы запроса прямо 160524140 го доступа к первой ЭВМ,а также сигнаги запроса прямого доступа к второй ЭВМ (устройство 2) на своемтретьем выходе.Второй блок 19 дешифраторов (фиг.5)5предназначен для дешифрации базового адреса устройства со стороны второй ЭВМ и выработки сигналов обращения ко всем регистрам и блокам управления устройства 2 связи с второй ЭВМ. Кроме того, блок 19 формирует сигнал "Синхронизация исполнителя", Блок 19 содержит наборное поле 101 адреса, схему 102 сравнения,одновибратор 103, дешифратор 104команд и триггер 105. Схема 102 сравнения осуществляет сравнение старших разрядов адреса второго интерфейса с адресом, зашитым с помощью 20перемычек в наборном поле 101 адресов. Схема 102 стробируется сигналом "Синхронизация задатчика",поступающим через один из первыхвходов блока 19. В случае совпадения 25адресов на выходе схемы 102 сравнения появляется сигнал, запускающийодновибратор 103, на выходе которого появляется импульс, поступающийна дешифратор 104 на вход которого поступают младшие разряды шиныадреса и сигнал кода операции с второго интерфейса. На выходе дешифратора 104 Формируются сигналы записии чтения регистров устройства, дли 35тельность которых определяется длительностью импульса с выхода одновибратора 103.По заднему фронту этого импульса устанавливается триггер 105, что приводит к установкесигнала "Синхронизация исполнителя" на втором выходе блока 19. Этотсигнал удерживается до сброса сигнала нСинхронизация задатчика" напервом входе блока 19.45Второй блок 27 прерываний (фиг,6)предназначен для управления обменомданными с вторым интерфейсом в режиме прерываний. Блок 27 содержиттриггеры 106-109, элементы НЕ 110 -112, элементы И-НЕ 113-122, элементыИЛИ-НЕ 123 и 124, элемент И-ИЛИ-.НЕ125, элемент И 126, диод 127, конденсатор 128, наборное поле 129 вектора прерывания, На элемент 123 поступают запросы на прерывание, возникающие при различных условиях. При,чаличии маски разрешения прерыванияна входе элемента И-НЕ 114 запрос прерывания с выхода элемента 123 проходит через. элементы И-НЕ 114,НЕ 110 и элемент И-НЕ 117 и поступает через третий выход блока 27 и далее через блок 22 на шину запроса прерывания второго интерфейса, Запрос пре рывания на шине запроса сохраняется до тех пор, пока от второго интерфейса не поступит сигнал разрешения прерывания, который через вход блока 27 проходит на входы элементов НЕ 111 и 112 и элемента И-НЕ 119. После прихода сигнала разрешения прерывания на выходе элемента И-НЕ 122 появится сигнал подтверждения выборки и сбросится сигнал запроса прерывания на выходе элемента И-НЕ 117. После сброса сигнала разрешения прерывания на входе блока 27 сбрасывается сигнал подтверждения прерывания на выходе элемента И-НЕ 122 и устанавливаются сигналы прерывания и "Занято" на выходе элемента И-НЕ 118. Вместе с этим сигналом с выхода блока 27 через коммутатор 23 и блок 14 на второй интерфейс передается вектор прерывания устройства, хранящийся на наборном поле 129 вектора прерывания, Если устройство не требует прерывания, то сигнал разрешения прерывания, поступающий на вход блока 27, транслируется следующему устройству через элемент И-НЕ 12 1 и выход блока 27, Лобод 127 и конденсатор 128 служат для задержки фронта распространения сигнала разрешения прерывания.Второй блок 28 прямого доступа (Фиг.7) предназначен для выработки управляющих сигналов обмена данными в режиме прямого доступа. Блок 28 содержит узел 130 синхронизации, узел 13 1 формирования сигналов общей шины, таймер 132 и элемент И 133Узел 130 синхронизации предназначен для обеспечения взаимодействия в режиме прямого доступа с устройством 1 связи с первой ЭВМ и для вьг работки сигналов управления регистрами устройства 2 связи с второй ЭВМ.Узел 130 содержит (Фиг.8) триггеры 134-138, дешифратор 139, элементы И 140 и 14 1, элементы ИЛИ 142 144, элемент НЕ 145, группы формирователей 146-148 импульсовУзел 13 1 Формирования сигналов с общей шиной предназначен для обеспечениявзаимодействия с второй ЭВМ в режмпрямого доступа.Таймер 132 предназначен для выработки сигнала ошибки в случае, если в течение заданного времени послевыдачи второй ЭВМ сигнала синхронизации (синхронизации задатчика) устройство не получит ответный сигналсинхронизации (синхронизация исполнителя),Устройство работает следующим образом.В исходном состоянии каждое устройство связи подключено к ЭВМ какконтроллер внешнего устройства,сбра;сывается и программируется соответствующей ЭВМ.После этого каждая из ЭВМ можетв любой момент времени инициироватьоперацию ввода или вывода информации(чтение или запись), при этом невозможно одновременное выполнение двухопераций, а возможные конфликты решаются на программном уровне.Каждая операция обмена под программным управлением состоит из сле"дующей последовательности действий.ЭВИ, инициирующая операцию (ЭВМзадатчик), посредством программного прерывания сообщает другой ЭВМ(ЭВМ-исполнитель) об инициации операции обмена, направлении передачии режиме передачи. Это происходитпутем записи управляющей информациив регистр 11 команд устройста 1 связи с первой ЭВМ или путем записианалогичной информации в регистр 21состояний устройства 2 связи с второй ЭВМ. Часть разрядов регистра11 команд используется для управления работой блока 12 прерываний иблока 13 прямого доступа, а другаячасть разрядов через блок 7 интерфейсных передатчиков, блок 17 интерфейсных приемников поступает в устройство 2 связи и используется тамдля управления работой блока 27 прерываний и блока 28 прямого доступа,а также поступает на регистр 21 состояний, который является программно-доступным регистром ЭВМ-партнера. В свою очередь, часть разрядов регистра 21 состояний использу"ется для управления работой устройства 2 связи, а другая часть черезблоки 18 и 6 поступает в устройство 1 связи и используется там дляуправления работой блока 12 прерыва 10 20 30 35 40 45 Каждая операция обмена в режиме прямого доступа состоит из следующей последовательности действий. Сначала ЭВМ-задатчик записывает в устройство связи управляющую информацию, если ЭВМ подключена к устройству 2 связи, или осуществляет программирование контроллера прямого доступа к памяти, если эта ЭВМ подключена к устройству 1 связи. Эта информация опре деляет начальный адрес связанного с данной операгчей участка памяти этой же ЭВМ и, размер блока данных, который следует передать. Эти данные эа 5055 ний и блока 13 прямого доступа, атакже поступает на регистр 10 состояний, который является программнодоступным регистром другой ЭВМ, Таким образом, в процессе работы каждая ЭВМ имеет возможность контролировать состояние интерфейсного блока ЭЯМ-партнера.Если ЭВМ-задатчик инициирует вывод данных, то предварительно в регистр данных (9 или 20) программнодолжно быть занесено первое слово(два байта) данных.ЭВМ-исполнитель, проанализировавполученную управляющую информацию,считывает из регистра данных устройства слово данных, если ЭВМ-задатчик инициировала вывод, или записывает в регистр данных устройстства слово, если ЭВМ-задатчик инициировала ввод.После этого ЭВМ-исполнитель посредством программного прерываниясообщает другой ЭВМ о завершении своего цикла обмена с устройством, Этопроисходит путем записи бита запросапрерывания в регистр 11 или 21, который, пройдя через блок 7 или 18 иблок 17 или 6, поступает на блок 27или 12 прерываний, который осуществляет прерывание своей ЭВМ,ЭВМ-задатчик, проанализировав полученную управляющую информацию, наполняет свою часть цикла обмена (считывание или запись в регистр данных)и вновь вызывает программное прерывание другой ЭВМ.Прекращение операции передачи дан"ных под программным управлением может произойти по инициативе любойиз ЭВМ. Размер массива данных, передаваемого под программным управлением, не ограничивается.Формула изобретения 1. Устройство дпя сопряжения двух электронных вычислительных машин (ЭВМ), содержащее три блока магистральных приемопередатчиков, четыре блока интерфейсных приемников, четыре блока интерфейсных передатчиков, два блока дешифраторов, два регистра данных, два регистра состояния и коммутатор, причем первая группа информационных входов-выходов первого блока магистральных приемопередатчиков является группой входов- выходов устройства для подсоединения к шинам данных первой ЭВМ, группа информационных входов-выходов второго блока магистральных приемопередатчиков является группой входов- выходов устройства для подсоединения к шинам данных второй ЭВМ, выходы первого и второго регистров данных 40 45 50 55 писываются в регистр 24 адреса и счет чик 25 слов соответственно.Затем ЭВМ-задатчик посредством программного прерывания сообщает другой3 ЭВМ об инициации операции обмена, направлении передачи данных и режиме передачи. Одновременно устройства 1 и 2 связи подготавливаются к выполнению операций прямого доступа. 10ЭВМ-исполнитель, проанализировав полученную информацию, записывает в устройство связи управляющую информацию, которая определяет начальный адрес связанного с требуемой операцией 15 участка памяти этой же ЭВМ и размер блока данных, который следует передать. Затем ЭВМ-исполнитель переводит свое устройство связи в состояние операции прямого доступа. Запуск 20 операции прямого доступа производится путем записи соответствующего управляющего слова в регистры 11 или 21. После этого устройство выполняет передачу данных. Обращения к памяти с обеих сторон производятся по прямому доступу без участия процессоровПо окончании передачи данных выраба-. тываются запросы на прерывания обеих ЭВМ. 30Пре кращение операции передачи да нных в режиме прямого доступа происходит при переполнении счетчика 25 слов или счетчика длины массива данных, либо при обнаружении программной или аппаратной ошибки. соединены соответственно с входамипервого и второго блоков интерфейсных передатчиков, выходы первогоблока интерфейсных передатчиков соединены с информационными входамипервого блока интерфейсных приемников, выходы второго блока интерфейсных передатчиков соединены с информационными входами второго блока интерфейсных приемников, выходы третьего и четвертого блоков интерфейсных передатчиков соединены соответственно с информационными входамитретьего и четвертого блоков интерфейсных приемников, первая и втораягруппы информационных входов коммутатора соединены соответственно свыходами первого блока интерфейсныхприемников и с группой информационных выходов первого регистра состояния, выходы коммутатора соединеныс пцформаццопптми входами второгоблока магистральных приемопередатчик , информационцыс выходы которого соед сцены с ицдкрмаш 1 онными входчмц второго регистра дацнлх и первого регистра состояцця, перваягруппа входов первого блока дешифраторов является группои входов устройства для соединения с адреснымишинами первой ЭВМ, первьй выход первого блока дешифраторов сов вцен сразрешающим входом первого блока магистральных приемопередатчиков, вторая группа информационных входов-выходов которого соединена с группойвыходов второго блока интерфейсныхприемников, группой информационныхвходов первого регистра данных игруппой информационных выходов второго регистра состояния, вход разряда запроса обмена которого соединенс выходом четвертого блока интерфейсных приемников, второй выход первого блока дешифраторов соединен с разрешающим входом второго блока ин -терфейсных приемников, синхровходами первого регистра данных и второго регистра состояния, группа информационных входов-выходов третьегоблока магистральных приемопередатчиков является группой входов-выходовустройства для подсоединения к шинамсинхронизации и режима второй ЭВМ,первый информационный выход второгоблока дешифраторов соединен с входомсинхронизации третьего блока магистральных приемопередатчиков, выходсинхронизации и режима которого соединен с первым входом второго блока дешифраторов, второй выход которого соединен с входом разряда синхронизации первого регистра состояния и входом направления передачи коммутатора, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия обмена между ЭВМ, в устройство введены два блока прямого доступа, два блока прерывания, регистркоманд, счетчик слов, регистр адреса,четвертый блок магистральных приемо"передатчиков, причем первый выходпервого блока прямого доступа является выходом устройства для подсоединения к шине запроса прямого доступа первой ЭВМ, второй выход первогоблока прямого доступа соединен с входом разряда признака передачи второго регистра состояния, третий выход первого блока прямого доступа соединен с входом запроса прямого доступа третьего блока интерфейсных передатчиков, четвертый выход первогоблока прямого доступа соединен с первым входом сброса первого блока прерываний, второй вход сброса которого соединен с входом записи первого блока прямого доступа и подсоединен к второму выходу первого блока дешифраторов, вторая группа входов которого объединена с группой режимных входов первого блока прямого доступа, которые являются группой входов устройства для подсоединения к шинам режима прямого доступа первой ЭВМ, выход первого блока прерыванияявляется выходом устройства для подсоединения к шине "Запрос" прерывания первой ЭВМ, первый выход четвертого блока интерфейсных приемниковсоединен с первым входом запроса пре"рывания первого блока прерываний и с первым входом запроса обмена первого блока прямого доступа, группа выходов второго блока интерфейсных приемников соединена с группами информационных входов первого блока пря" мого доступа и регистра команд, синхровход которого соединен с вторым выходом первого блока дешифраторов, первый выход регистра команд соединен с информационным входом третьего блока интерфейсных передатчиков, с входом разрешения прерывания первого блока прерываний, с первым входом направления обмена первого блока пря 5101520253035 404550 55 наличия запроса второго блока прерывания, группа выходов синхронизации общей шины второго блока прямого доступа соединена с группой входов синхронизации и направления передачисоответственно третьего блока и чет 1вертого магистральных приемопередатчиков, выход переполнения счетчикаслов соединен с входом окончания обмена второго блоха прямого доступа,группа информационных выходов счетчика слов подсоединена к третьей груп- группе информационных входов коммутатора, четвертая группа информационных входов которого объединена с второй группой информационных входов четвертого блока магистральных прие. мопередатчиков и подсоединена к 1группе информационных выходов регистра адреса, группа информационных входов которого объедимого доступа, второй вход направления обмена которого соединен с вторым выходом регистра команд, первый выход третьего блока интерфейсных приприемников соединен с первым входом запроса обмена второго блока прямого доступа, входом второго блока прерываний и с входом разряда запроса обмена первого регистра состояния, второй выход третьего блока интерфейсных приемников соединен с вторым входом запроса обмена второго блока прямого доступа, первый выход второго блока прямого доступа соединен с входом запроса прямого доступа четвертого блока интерфейсных передатчиков, группа информационных входов которого объединена с пер"вой группой информационных входов, второго блока прямого доступа, с первой группой информационных входовчетвертого блока магистральных приемопередатчиков, первой группой информационных входов второго блокапрерывания и подсоединена к группеинформационных выходов первого регистра состояния, второй выход второго блока прямого доступа соединен с входом синхронизации второго регистраданных, с входами прибавления единицы счетчика слов и регистра адреса, третий выход второго блока прямого доступа соединен с входом разряда готовности первого регистра состояния, четвертый выход второго блока прямого доступа соединен с входомиена с второй группой информационныхвходов второго блока прямого доступаи подсоединена к группе информационных выходов второго блока магистраль 5ных приемопередатчиков, группа выходов вектора прерывания второго блока прерываний подсоединена к пятойгруппе информационных входов коммутатора, второй информационный выход .второго блока дешифраторов соединенс входами синхронизации счетчикаслов, регистра адреса и с входом установки второго блока прерываний, выход запроса прерывания второго блокапрерываний соединен с входом разрядаготовности первого регистра состояний, выход разрешения второго блокасоединен с входами разрешения третьего блока магистральных приемопередатчиков и коммутатора, группа выхо- адов разрешения передачи третьего блока магистральных приемопередатчиковсоединена с группами входов разрешения передачи второго блока прямого 25доступа и второго блока прерываний,группа информационных выходов четвервертого блока магистральных приемопередатчиков, соединена с группойинформационных входов второго блока . ЗОдешифраторов, третий выход первогоблока дешифраторов соединен с входом сброса первого блока прямого доступа, пятый выход которого соединенс вторым входом запроса прерыванияпервого блока прерываний и с разрядом признака получения команды второго регистра состояния, второй выход четвертого блока интерфейсныхприемников соединен с вторым входом 4 Озапроса обмена первого блока прямого доступа, вход разрешения которого соединен с третьим выходом регистра команд, группа выходов синхронизации второго блока дешифраторов соединена с группой входов стро"бирования второго блока прямого доступа, выход переполнения регистраадреса соединен с входом готовностивторого блока прямого достУпа, гРУппа входов счетчика слов соединенас группой выходов второго блока магистральных приемопередатчиков,вторая группа входов-выходов четвертого блока магистральных приемопередатчиков является группой входов-выходов устройства для подключения кшине адреса второй ЭВМ,2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что первый блок прямого доступа содержит шесть элементов И, три элемента ИЛИ, два элемента НЕ, пять триггеров, четыре одновибратора, при этом выход первого элемента И соединен с входом первого триггера, вход установки которого соединен с выходом второго элемента И, выход третьего элемента И соединен с синхровходами первого и второго триггеров, выход первого элемента ИЛИ соединен с синхровходами третьего и четвертого триггеров, прямой выход третьего триггера соединен с первым входом второго элемента ИЛИ, инверсный выход четвертого триггера соединен с первым запускающим входом второго одновибратора и с первым входом третьего элемента И, второй вход которого соединен с информационными входами первого и второго триггеров, с входами сброса третьего и четвертого триггеров и подсоединен к инверсному выходу пятого триггера, выход второго одновибратора подсоединен к второму входу второго элемента ИЛИ, выход которого соединен с синхровходом пятого триггера, вход сброса которого соединен с выходом четвертого элемента И и с входом первого элемента НГ, выход которого соединен с первыми входами пятого и шестого элементов И, прямой выход первого триггера соединен с вторым входом пятого элемента И, выход которого соединен с входом установки второго триггера, прямой выход которого соединен с входом третьего одновибратора, выход которого соединен с первьм вхо дом третьего элемента ИЛИ, второй вход которогЬ соединен с выходом шестого элемента И, выход четвертого одновибратора соединен с входом сброса второго триггера, первые входы первого, второго и четвертого элементов И объединены межцу собой и соединены с входом записи первого блока прямого доступа, первый информационный вход группы которого соединен с вторым входом второго элемента И и входом второго элемента НЕ, выход которого соединен с вторым входом первого элемента И, третий вход тре- тьего элемента И объединен с вторым запускающим входом второго одновибратора и подсоединен к первому входузапроса обмена первого блока прямого доступа, первый и второй входы направления обмена которого подсоединены соответственно к информационным входам четвертого и третьего триггеров, группа режимных входов первого блока прямого доступа соединена с входами первого элемента ИЛИ, второй вход запроса обмена и вход сброса10 первого блока прямого доступа соединены соответственно с входом установки пятого триггера и с входом четвертого одновибратора, второй и третий информационные входы группы перво го блока прямого доступа соединены соответственно с вторым входом четвертого элемента И и вторым входом шестого элемента И, объединенного с третьим входом пятого элемента И, первый, второй, третий, четвертый и пятый выходы первого блока прямого доступа соединены соответственно с прямым выходом второго триггера,прямым выходом первого триггера, выхо дом третьего элемента ИЛИ, выходом второго элемента ИЛИ и прямым выходом пятого триггера.3. Устройство. по п.1, о т л и - ч а ю щ е е с я тем, что второй блок 30 прямого доступа содержит узел синхронизации, узел формирования сигналов общей шины, таймер и элемент И, при этом первый и второй входы запроса обмена второго блока прямого доступа соединены с входами запроса передачи байта и признака разрешения готовности узла синхронизации, первая группа информационных входов блока соединена с входами направления передачи 40 узла синхронизации, вход завершения процедуры которого соединен с входом окончания обмена блокЬ, вторая группа информационных входов которого соединена с входами инициализации и 45 начала цикла узла синхронизации, первый, второй, третий и четвертый входы стробирования узла синхронизации соединены с группой входов стробирования блока, вход готовности которого соединен с входом подготовки обмена узла синхронизации, группа входов разрешения передачи блока соединена с входами разрешения прямого доступа, признака "Занято", признака окончания узла формирования сигналов общей шины, вход признака окончания узла формирования сигналов общей шины объединен с первым установочным входом таймера и пятым входом стробирования узла синхронизации, первый выход блока соединен с выходом элемен.та И, второй выход блока соединен спервым и вторым выходом прибавленияединицы и выходом строба записи узла синхронизации, третий выход блокасоединен с первым и вторым выходамиготовности передачи узла синхронизации, четвертвый выход блока соединен с выходом ошибки и с выходом заппоса прерывания узла синхронизации,группа выходов синхронизации общейшины блока соединена с первым, вторым, третьим, четвертым выходамиузла формирования сигналов общей шины, первый выход таймера соединен свходом тактирования узла синхронизации, второй выход таймера соединенс первым входом элемента И, второйвход которого соединен с выходом запроса узла синхронизации, первый,второй и третий выходы сброса узласинхронизации соединены с входамисброса узла формирования сигналов общей шины, пятый выход узла формирования сигналов общей шины соединен свходом пуска таймера и соединен свыходом синхронизации группы общейшины блока шестой выход узла формирования сигналов общей шины соединен с входом "Занято" узла синхронизации и подсоединен к выходам синхронизации общей шины блока, причемузел синхронизации содержит дешифратор, пять триггеров, два элементаИ, три элемента ИЛИ, элемент НЕ,тригруппы формирователей импульсов,при этом входы инициализации цикла,начала цикла н первый вход стробирования узла синхронизации соединеныс первым, вторым и третьим входамидешифратора, вход направления пере- .дачи узла синхронизации соединен счетвертым входом дешифратора, первым входом первого элемента И и первыми информационными входами формирователей импульсов первой и второйгрупп, вход занятости узла синхронизации соединен с вторым информационным входом соответствующего формирователя импульсов второй группы,разрешающим входом соответствующегоформирователя импульсов первой группы и пятым входом дешифратора, первый, второй, третий, четвертый ипятый выходы которого соединены соответственно с установочным входом ивходом сброса первого триггера, вторым входом первого элемента И, первым входом первого элемента ИЛИ и входом сброса второго триггера, первый выход соответствующего формирователя импульсов первой группы соединен с синхровходами первого и третьего триггеров, инверсный выход второго триггера соединен с информационным входом первого триггера, входом сброса формирователей импульсов первой группы и первым входом второго элемента ИЛИ, выход которого соединен с входом сброса третьего триг , гера, установочный вход которого соединен с выходом первого элемента И, прямой выход третьего триггера соединен с первым выходом сброса узла синхронизации и с входом элемента НЕ, 20 выход которого соединен с вторым входом первого элемента ИЛИ, выход которого соединен с выходом запроса узла синхронизации, перный выход готовности передачи которого соединен с пря мым выходом первого триггера, вто.рой и третий информационные входы Формирователя импульсов первой группы соединены соответственно с входом запроса передачи байта и входом за вершения процедуры узла синхронизации, второй вход стробиронания которого соединен с синхровходом четвертого триггера и с первым входом второго элемента И, выход которого со- . единен с входом сброса пятого триггера, инверсный выход которого соединен с выходом запроса прерывания узла синхронизации, прямой выход второго триггера соединен с информацион ным входом четвертого триггера,прямой выход которого соединен с вторым входом второго элемента И и соединен с вторым выходом готовности передачи узла, второй ныход формирователя импульсов первой группы соединен ссинхровходами второго и пятого триггеров, третий выход формирователя импульсов первой группы соединен с первым входом прибавления единицы узласинхронизации, входы признака разрешения готовности и подготовки обменаузла синхронизации соединены с первым и вторым информационными входами формирователей импульсов третьейгруппы, первый и второй выходы которых соединены с установочным входомвторого триггера и с выкодом ошибкиузла синхронизации, третий стробирую.щий вход которого соединен с первымстробирующим входом дюрмирователя импульсов третьей группы, второй стробируюций вход которого объединен состробирующим входом формирователейимпульсов второй группы и подсоединенк входу тактирования узла синхронизации, вход завершения процедуры узла синхронизации соединен с третьимиинформационными входами формирователей импульсон второй группы, первыйи второй выходы которых соединены соответственно с вторым выходом прибавления единицы и с вторым выходомсброса узла синхронизации, четвертый стробирующий вход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соедннен с третьим выходом соответствующего формирователя импульсов второйгруппы, четвертый выход которого соединен с вторым входом второго элемента ИЛИ и с третьим выходом сброса узла синхронизации, выход третьего элемента ИЛИ.соединен с выходомстробирования записи узла синхронизации.1