Устройство для двухкоординатного программного управления

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскниСоциалистическихРеспублик и 1962857(22) Заявлено 160181 (2 ) 3278692/24с присоединением заявки Йо(23) Приоритет И) М,КП,З 6 05 В 19/18 Государстееииый комитет СССР ио делам изобретеиий и открытий(54) УСТРОЙСТВО ДЛЯ ДВУХКООРДИНАТНОГО ПРОГРАММНОГО УПРАВЛЕНИЯ Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в системах чис-.лового программного управления (ЧПУ) станками.Известно устройство для програм-, много управления, содержащее блокзадания скорости, импульсный датчик ф и по каждой координате счетчик импульсов и последовательно соединенные счетчик, блок ключей и сумматор, выход которого подключен к управляющему входу другой координаты (1).Недостатком такого устройства является то, что изменения величин приращения при линейной ннтерполя" ции и величин радиуса при круговой интерполяции приходится учитывать при задании скорости в блоке зада ния скорости подачи. При этом в случае малых величин приращений и большой разрядности интерполяторов уст ройство должно работать на частотах, превьааающих в 2-К раз заданную выходную частоту (К - число нулевых разрядов интерполятора, следующих за старшим значащим разрядом). При числе двоичных разрядов и 24 что приблизительно соответствует деся" тичной величине 10, число Х может достигать 23, т.е. часгога работы интегратора,должна в 2 23 раэ превышать выходную частоту устройства.Переход сисгем ЧПУ на работу с ценой отсчета (импульса) 0,001 мм с одновременным повышением выходной частоты до 200000 " 500000 Гц делает прямое использование такого известного решения невоэможным, так как( в этом случае тактовая частота должна была бы составить (200000-500000) х 213 Гц, что обеспечить невозможно.Известны устройства, позволяющие снизить тактовую частоту интерполяторов, работающих по принципу циФрового дифференциального анализатора (ЦДА) . Так, в однсм иэ них используется задаваемое в программе кодирование множителя, который открывает ключ переноса со старшего значащего разряда (2).Однако известное устройство сильно усложняет программирование, так как возникает необходимость расчета и задания в программе соответствующего множителя, что особенно усложняется при работе в двоичном коде, н, кроме того, требует значительного объема электронного оборудования ключи отбора, сборки выходов, опериного счетчика каждой координаты, причем для каждой координаты выходыкаждого разряда буферного регистраподключены к вторым входам соответствующих разрядов комбинационногосумматора данной координаты, о,т - 5л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и точности устройства, в него введеныблок управления нормализацией, первыйи второй элементы ИЛИ и для каждой 1 Окоординаты - элемент НЕ, пять, эле"ментов И и третий элемент ИЛИ, девятый, десятый и одиннадцатый выходыблока ввода программы соединены соответственно с первым, вторым и тре" 5тьим входами блока управления норма"лизацией., первый выход которого под"ключен к второму входу регистрасдвига каждой координаты и к второмувходу коммутатора, а второй выход - 2 Ок пятому входу блока центральногоуправления, шестой и седьмой входыкоторого соединены с четвертым и пятымвходами блока формирования выходныхсигналов соответственно, с третьими четвертый входами коммутатора соответственно и с выходами третьихэлементов ИЛИ первой и второй координат соответственно, выход первогоэлемента ИЛИ подключен к первым входам первых элементов И обеих коорди-.нат и к входу элемента НЕ первойкоординаты, выход второго элементаИЛИ соединен с первым входом первогоэлемента ИЛИ, с первым входом второго элемента Й каждой координаты и . 33с входом элемента НЕ второй координаты, подключенного выходом к первому входу третьего элемента И обеихкоординат, выход элемейта НЕ первойкоординаты соединен с вторыми входами вторых и третьих элементов И обеих координат., вторые и третьи входыпервого элемента ИЛИ соединены соответственно с выходом и-го разрядабуферного регистра каждой координаты щи с выходом и-го разряда реверсивного счетчика каждой координаты, ачетвертый вход - с третьим выходомблока ввода программы, первые и вторые входы второго элемента ИЛИ сое.динены соответственно с выходом (и-.,1)-го разряда буферного регистра каждой координаты и с выходом (п) -горазряда реверсивного счетчика каждойкоординаты, двенадцатый выход блокаввода программы подключен к четвертому входу блока управления нормализацией, кроме того, для каждой координаты выход (и) -го разряда комбинационного сумматора соединен с вторымвходом первого и с третьим входомтретьего элементов И данной координаты, выход и -го разряда - с первымвходом четвертого н третьим входомвторого элемента И данной координаты, а выход переноса - с первым входом пятого элемента И данной координаты, подключенного вторым входомк второму входу четвертого элементаИ и к выходу первого элемента ИЛИ,третьим входом - к управляющему входу буферного регистра и к четвертымвходам второго и третьего элементовИ данной координатЫ и к соответствующему тактовому выходу блокацентрального управления, а выходомк первому входу третьего элемента ИЛИданной координаты, второй и третийвходы которого соединены с выходамивторого и третьего элементов И тойже координаты, выходы первого и четвертого элементов И каждой координатысоединены с входами соответственно(и)-го и и -го разрядов буферногорегистра данной координаты,а выходы(й) -го и и-го разрядов регистрасдвига каждой координаты подключенык пятым и шестым входам. блока управления нормализациейИсточники информации,принятые во воимание при экспертизе1. Авторское свидетельство СССР9 555381, кл. 0 05 В 19/18, 1975.2, Дригваль Г.Д. Цифровые дифференциальные анализаторы. М фСоветское радиофон, 1970, с. 183-184.3. Там же, с.194.4. Авторское свидетельство СССР,Редактор. В.Пилипенко Техред Л.Пекарь орректорС.Шекмар сное д.4/5 илиал ППП Патент, г.ужгород, ул.Проектна 7509/65 ТирВНИИПИ ГосУдаРпо делам изо113035, Москва аж 914твенного комитета ССретений и открытийЖ"35, Раушская наб.тинная и промежуточная память множителей. К 1 оме того, в режиме круговой,интерполяции такое решение не всегдаприемлемо, так как значения подынтегральной функции в этом режиме меняются и предварительно рассчитанные 5соотношения, заданные н программе,могут быть нарушены.Известное устройство с интерполяризаторами с автоматическим выделением переноса из старшего значащего 10разряда благодаря использованию схемы определения старшего значащегоразряда приращений, включающей перенос из соответствующих разрядовс одновременной блокировкой ключей 15переноса всех младших разрядов интеграторов всех координат интерпо"лятора 31 .Недостатком данного решения является его высокая сложность, приводящая к возрастанию объемов электронного оборудования н показательной степени при возрастании числаодновременно работающих координат ичисла разрядов интегратора и пони"женное быстродействие из-за возникновения больших задержек в громоздкой комбинационной логике, причемобъем электронного оборудованияэтих схем может значительно превышать объем основного оборудованияинтеграторов.Извесгно также устройство, основанное на последовательном запоминании всех переносов, нозникающихпри суммировании значений подынтегральной функции в ЦДА каждой координаты с последующим сбросом каждогозаполненного переноса любой единицейболее старшего"разряда подынтегральной функции и стробированием состояния триггеров запоминания переносапоследним тактом импульсов управления поразрядным сложением 4).Однако указанное устройство, обла"45дая функциональной полнотой и простотой технической реализации, можетбыть применено только в ЦДА последовательного действия. Но на ЦДА после.довательного действия невозможнопостроить интерполяторы с быстродействием более 45-50 кГц при числе двоичных разрядов 24. Следовательно, вперспективных разработках это техническое решение использовано быть неможет,Наиболее близким техническим ре"шением к предлагаемому. является ре"шение, основанное на одновременнойнормализации величин подынтегральнойФункции 11 в цепи обратной связи кру 60гового интерполятора, построенногона ЦДА. Устройство содержит генератор тактовой частоты, к выходу которого подключен управляющим входомпервый ключ, информационный вход ко торого подключен к выходу элемента И через первый элемент НН, и по каждой координате перный блок ключей и последовательно соединенные второй блок ключей, первый накапливающий сумматор и счетчик, выход которого подключен к соответствующему входу элемента И, а управляющие входы вторых блоков ключей каждой координаты соединены с выходом первого ключа, Кроме того, устройство содержит блок переключения режимов, генератор импульсон,последовательно соединенные элемент ИЛИ, второй элемент НН и второй ключ, а по каждой координате - первый регистр сдвига и последовательно соединенные второй регистр сдвига, третий блок ключей и второй накапливающий сумматор, подключенный выходом - к инФормационному входу второго блока ключей данной координаты, причем в каждой. координате выход первого блока ключей соединен с входом второго накапливающего сумматора, информационный вход - с выходом блока переключения режимов через первый регистр сдвига данной координаты, а управляющий вход - с выходом первого накапливающего сумматора другой координаты, управляющий вход второго ключа подсоединен к ныходу генератора импульсов, выход - к управляющим входам первого и второго регистров сдвига каждой координаты, а входы элемента ИЛИ - к выходам вторых регистров сдвига каждой координаты. Причем элементы ." первый генератор, первый ключ, первый элемент НЕ совместно с элементом И - представляют собой блок задания скорости, счетчики часть схемы центрального управления, а именно схему определения окончания отработки перемещения. Элемент ИЛИ, второй элемент НН, второй ключ, генератор и блок переключения режимов обобщенно представляют собой коммутатор сигналов обратной связи 51Недостатком известного устройства является то, что в процессе отработки окружности возможно уменьшение быстродействия в два раза, так как не исключен случай, при котором в процессе отработки дуги окружности исчезнут единицы в старших значащих разрядах регистров (реверсивных счетчиков) подынтегральныхФункций. Кроме того, не исключена ситуация переполнения счетчика йодынтегральной функции, считающей сигналы обратной связи в фплюс, что может привести ю.искажению траектории.Цель изобретения - повышение точности и быстродействия устройства с круговым интерполятором, построенным на ЦДЪ.Поставленная цель достигается тем, что в устройство для двухкоординатного программного управления, содержащее коммутатор, последовательно соединенные блок центрального управления, блок ввода программы, блок задания скорости, блок формирования выходных сигналов и блок управления координатными приводами, н для каждой координаты - последовательно соединенные регистр сдвига, реверсивный счетчик, комбинационный сумматор и буферный регистр, второй и третий выходы блока ввода программы подключены к соответствующим вторым входамблока Формирования выходных сигналов, второй выход которого подключен к второму входу блока задания скорости, третий выход блока ввода программы подсоединен к первому входу блока центрального управления, а третий вход - к второму входу блока центрального управления и к выходу блока задания скорости, четвертый и пятый выходы блока ввода программы подключены к третьему и четвертому входам блока центрального управления соответственно, шестой и седьмой выходык первому входу регистра сдвига соответствующей координаты, а восьмой выход - к первому входу коммутатора, управляющий вход реверсивного счетчика каждой координаты подключен к соответствующему выходу коммутатора, второй информационный выход блока центрального управления подсоединен к счетному входу реверсивного счетчика каждой координаты, причем для каждой координаты выходы каждого разряда буФерного регистра подключены к вторым входам соответствующих разрядов комбинационного сумматора данной координаты, введены блок управления нормализацией, первый и второй элементы ИЛИ и для каждой координаты - элемент НЕ, пять элементов И и третий элемент ИЛИ, девятый, десятый и одиннадцатый выходы блока ввода программы соединены соответственно с первым, вторым и третьим входами блока управления нормализацией, первый выход. которого подключен к второму входу регистра сдвига каждой координаты и к второму входу коммутатора, а второй вы- . ход - к пятому входу блока центрального управления, шестой и седьмой входы которого соединены с четвертым и пятым входами блока формирования выходных сигналов соответственно, с третьим и четвертым входами коммутатора соответственно и с выходами третьих элементов ИЛИ первой и второй координат соответственно, выход первого элемента. ИЛИ подключен к первым входам первых элементов И обеих координат и к входу элемента НЕ первой координаты, выход второго элемента ИЛИ соединен с первым входом первогр элемента ИЛИ, с первым входом второго элемента И каждой координаты и с входом элемента НЕ второй координаты, подключенного выходом кпервому входу третьего элемента Иобеих координат, выход элемента НЕпервой координаты соединен с вторы ми входами вторых и третьих элементов И обеих координат, вторые и третьи входы первого элемента ИЛИ сое"динены соответственно с выходом и -горазряда буферного регистра каждой 1 О координаты и с выходом и "го разрядареверсивного счетчика каждой координаты, а четвертый вход - с третьимвыходом блока ввода программы, пер"вые и вторые входы второго элемента 5 ИЛИ соединены соответственно с выходом (п)-го разряда буферного регистра каждой координаты и с выходом(и) -го разряда реверсивного счетчика каждой координаты, двенадцатый рО выход блока ввода программы подключен к четвертому входу блока управления нормализацией, кроме того, длякаждой координаты выход (и)-го разряда комбинационного сумматора соединен с вторым входом первого и стретьим входом третьего элементов Иданной координаты, выход и-го разряда - с первым входом четвертого итретьим входом второго элемента Иданной координаты, а выход переноса ЗО с первым входом пятого элемента Иданной координаты, подключенноговторым входом к второму входу четвертого элемента И и к выходу первогоэлемента ИЛИ, третьим входом - к уп равляющему входу буферного регистраи к четвертым входам второго и третьего элементов И данной координаты и. ксоответствующему тактовому выходублока центрального управления, а 4 О выходом - к первому входу третьего-элемента ИЛИ данной координаты, второй и третий входы которого соединены с выходами второго и третьегоэлементов И той же координаты, вы ходы первого и четвертого элементовИ каждой координаты соединены свходами соответственно (и) -го и.и-го разрядов буферного регистраданной координаты, а выходы (и) -го О и и-го разрядов регистра сдвигакаждой координаты подключены к пятыми шестым входам блока управления нормализацией,На Фиг.1 представлена функциональная схема устройства; на фиг.2 - схема блока формирования выходных сигналов 1 на Фиг.З - схема блока управления нормализацией; на фиг.4 - схема блока центрального управления.Устройство (фиг.1) содержит блок ф 1 ввода программы, блок 2 заданияскорости, блок 3 формирования выходных сигналов, блок 4 управления нормализацией, блок 5 центрального уп"равления, регистры б и 7 сдвига, ком мутатор 8, реверсивные счетчики 9и 10, буферный регистр 11, комбинационный сумматор 12, буферный регистр13, комбинационный сумматор 14, пятый 15, второй 16, третий 17, пятый18, второй 19 и третий 20 элементы И,координатные приводы 21, четвертые22 и 23 элементы И, первый элементИЛИ 24, элемент НЕ 25, первые 26 и27 элементы И, третьи 28 и 29 элементы ИЛИ, блок 30 Управления координатными приводами, накапливающие сумматоры 31 и 32, второй элемент ИЛИ 33и элемент НЕ 34.,Блок 3 (фиг.1) содержит триггеры35"38, элементы И 39-47, элементыИЛИ 48-50, элемент НЕ 51 и элемент 1552 задержки.Блок 4 (фиг.3) содержит элементы И53-59, элементы ИЛИ 60-62, триггер 63и генераторы 64 высокой частоты и 65серии импульсов. 20Блок 5 (Фиг. 4) содержит счетчики66 и 67, элементы 68 и 69 Фиксациинулевого состояния счетчиков, элементы НЕ 70 и 71, элементы И 72-78,триггеры 79-82, элемент И 83,генератор 84 частоты, элемента ИЛИ 85, ге"нератор 86 тактов и индикатор 87.Устройство работает следуюЩИМ образом.Программа вводится в блок 1, вкотором она дешифрируется в соответствии с закодированными адресами,переводится из десятичной системы вдвоичную и распределяется по остальным блокам Устройства следующим образом. Информация о коде подачи пе"редается в блок 2, информация о зна"ках перемещения поступает в блок 3,код линейной интерполяции (Функция601) подается в блок 4, на другойвход которого поступает любой из ко- фдов круговой интерполяции (602-С 03),и на следующий вход коды резьбонарезания (633,034 и т.д.) . Величинй ьХЬЕ высылаются в элемент памяти блока 5, величины Хн, Ен, т.е. коорди фнаты начальной точки дуги при круговой интерполяции или исходныезначения подынтегральной Функции,при линейной интерполяции, или жезначения шагов резьб на оборот Зфвдоль соответствующей оси в режимерезьбонарезания заносятся с соответствующих выходов блока 1 в регистры6 и 7 соответственно. Кроме того, потенциальный сигнал круговой интерполяции с выхода блока 1 постоянно воздействует на соответствующий входкоммутатора 8.По окончании ввода одного кадрапрограммы блок 1 вырабатывает сигнал. фокончания ввода, который поступаетна вход блока 4 и запускает его,Блок4 в зависимости от введенных в негбранее кодов режимов, линейной интер"поляции, круговой интерполяции или Ы резьбонарезания осуществляет опера- циЬ нормализации, подавая синхронно со своего выхода импульсы на сдвига" ющие входы регистров 6 и 7. В режиме. линейной интерполяции сдвиги заканчиваются, когда в старшем (и) разря" де любого из регистров 6 или 7 окажется единица. При круговой интерпо" ляции нормализация заканчивается в случае, появления единицы в разряде, предшествующею старшему.(п) любого из регистров 6 или 7, а в случае единицы в старшем разряде любого из регистров 6 или 7 она не производит" ся вообще. Причем в коммутаторе 8 производится сдвиг +1, что исключает увеличение радиуса задаваемой окружности. В режиме резьбонарезания число сдвигов Фиксировано и равно и, где п=йод 1 Б, где И - число отсчетов шпиндельного датчика за один оборот,По окончании нормализации блок 4 вырабатывает сигнал окончание нормализацийфф, который поступает в блок 5. если введенный кадр является первым кадром программы, то сигнал окончание нормализацииф включаетотработку введенного кадра. (В случае,если введенный кадр.не является первым кадром программы, то включение отработки осуществляется по сигналу конец, отработки предыдущего кадра, который вырабатывается в блоке 5). При этом блок 5 Формирует сигнал перезаписи, который поступает на счетчики 9, 10 и Формирует импульсы сдвига, что обеспечивает перезапись нормализованных значений заданных величии подынтегральных Функций из регистров 6 и 7 в.счетчики 9 и 10 соответственно.юЬИмпульсы высокой частоты с выходовбЛока 5 начинают поступать на суммирующие входы (С 2) накапливающих сумматоров 31 и 32 обеих координат, выполненных, с целью обеспечения однотактного суммирования и корректировки; на комбинации регистра 11 (13) из Ю"К триггеров и комбинационном сумматоре 12 (14). Кроме того, эти же импульсы поступают на стробирующие входы элементов И 15-17 в канале управления координаты Х и элементов И. 18-20 в канале управления координаты Б. Каждый тактовый импульс, поступая на суммирующий вход (С 2) соответствующего накапливающего сумматора 31(32) обеспечивает прибавление к его содержимому значения подынтегральной функции, хранимой в соответствующем счетчике 9 или 10.Далее устройство работает в трех режимах.В режиме резьбонарезаиия с выхода рабочей памяти блока 1 через элемент ИЛИ 24 на входы элементов И 15, 18, 22, 23 и элемента НЕ 25 поступа10 962857 мент И 15, а в группе элементов И 1820 - только элемент И 18. Элементы И 15, 18 по вторым своим входам стробируются импульсами тактовой частотыбыстродействие круговой интерполяции оказывается в два раза меньше, чем линейной, Нормализация до 0,10007ф невозможна, так как в этом случае ет сигнал РН. Причем выходной сигнал элемента. НЕ 25 запирает элементы И 16, 17, 19, 20, а выходной сиг- нал элемента ИЛЙ 24 открывает элементы И 26, 27. Такая коммутация обеспечивает функционирование сумматоров 31 и 32, выполненных на регистре 11, сумматоре .12 и регистре 13, сумматоре 14 с полноразрядной сеткой, так как элементы И 22, 23, 26, 27 по управляющим входам оказываются открыты и выходы старших (и) и (п) разрядов сумматоров 12 и 14 подключены к соответствующим входам регистров 11 и 13.С другой стороны, в группе элементов И 15-17 открытым по управляющему входу оказывается только элеа по третьим входам управляются выходами переноса (Р) старших разрядов сумматоров 12 и 14 соответственно, Поэтому при появлении на выходах переноса (Р) сумматоров 12 или 14 единичного сигнала на выходах, элементов И 15 или 18 появляется импульс при. ращения координаты Х или Е соответственно.Импульс приращения координаты Х с выхода элемента И 15 через элемент ИЛИ 28 поступает в блоки 3 и 5, а также на один из входов коммутатора 8. Импульс приращения координаты Е с выхода элемента И 18 через элемент ИЛИ 29 поступает в блоки 3 и 5 и на соответствующий вход коммутатора 8. При отсутствии сигнала круговой интерполяции (КИ) коммутатор 8 закрыт и корректировки значений подынтегральных функций в счетчиках 9 и 10 не происходит. В режиме резьбонаращения на входе блока 3 присутствует сигнал РН, при этом блок 3 пропускает импульсы приращения дХ, д Е в блок 30, выходные сигналы которого осуществляют управление исполнительными приводами 21 станка по координатам Х и Е.В режиме линейной и круговой интерполяции сигнал РН на входе блока 3 отсутствует, благодаря чему этот блок накапливает приращения,необходимые для анализа одиночного или двойного шага и вырабатывает сигналы останов тактовой частоты, который, поступая в блок 5, прерывает его выработку и сигнал фпризнак двойного шага, который, поступая в блок 2, вызывает увеличение в 2 раз период выдачи следующего импульса. Очередной импульс с выхода блока2 поступает в блок. 3 и выталкивает(сдвигает) из него накопленные приращения в блок 30 и, кроме того, поступая на соответствующий вход блока 5, восстанавливает выработку этим блоком импульсов тактовой частоты. Это обеспечивает управление скоростью подачи и поддержание постоянства контурной скорости как в режиме 5 линейной, так и в режиме круговойинтерполяции. Данная операция продолжается до тех пор, пока подсчет импульсов приращений д Х, д Е в блоке 5 не приведет к получению заданных О значений перемещений по осям Х, Е. При этом прекращается выдача тактовых импульсов блоком 5.В режиме линейной интерполяций всилу нормализации значений подынтег 5 ральных функций до появления 1 фв старшем разряде любого из регистров 6 или 7, максимальное число так.товых импульсов, которые необходимоподать на интерполяторы (число операций) для получения одного импульсаприращения равно двум. Действительно, минимальное число, которое можетпринять большая подынтегральная функ"ция после нормализации будет 0,10000 - двоичное, т.е. 0,5 - десятичное, естественно, что переполнениесумматора 31 (32) будет происходитьпосле каждых двух суммирований. Следовательно, быстродействие интерполятора в этом режиме будет всего в2 раза меньше тактовой частоты,В режиме резьбонарезания интерполятор выполняет роль пропорцйонального делителя, для которого имеетзйачение только тактовая частота, коЗ 5 торая определяется произведениемчисла оборотов шпинделя на число отсчетов датчика резьбонарезания,который монтируется.на шпинделе. Такпри максимальном числе оборотов,рав 40 ном 2000 об/мин и Чнсле отсчетовдатчика, равном 4096 за оборот, тактовая частота оказывается равной(2000:60)х 4096=136533 Гц, что в 10раз меньше, чем быстродействие сумма-,тора, построенного на применяемойв ЧПУ серии К 155,В режиме круговой интерполяцииобеспечение максимального быстродействия оказывается значительно слож 1нее ввиду изменения величин подынтегральных функций в процессе работы. Действительно, поскольку нормализация при круговой интерполяции произ водится до появления единицы в следующем за старшим разряде подынтегральной функции, то минимальным значением подынтегральной функции является 0,0100 - двоичное или 0,25" десятичное, что требует четырех тактов (итераций) для получения одного приращения, т.е. без специальных мерполнения. сумматорах координат,Дальнейшая работа продолжается,как было описано выае, в режиме линейной интерполяции, вплоть до кону ца отработки кадра,В случае, если при круговой интерполяции до нормализации единицыв старшем разряде не было, то, какописывалось выме, нормализация про изводится до появления 1 в и разряде. В этом случае при работекругового интерполятора возможны двеситуации противоположного характера.При первой, когда начальная точкалежит на оси или вблизи одной из осейкоординат в процессе отработки дугиокружности, единицы могут исчезнутьи в (и) разрядах счетчиков 9 и 10.Во втором случае, когда начальнаяточка находится на дуге окружности43 под углом, близким к 45 ф, единица в может получиться потеря информации в результ.ге выхода за разрядную сетку величины подынтегральной Функции. Действительно, пусть задана подынтегральная функция 0,0001111, тогда после нормализации она примет вид 0,1111000, после восьмой корректировки на +1 она примет вид 1,0000000, т.е. превратится в ффОфф и интерполятор уйдет с заданной траектории. В том случае, если единица оказалась в старшем значащем разряде до нормализации, то, как уже быпо сказано выше, нормалязация не производится и интерполятор начинает работать по, двухтактной схеме, причем в этом случае описанная выев ситуация возникнуть не может, так как максимальное изменение подынтегральной функции при круговой интерполяции равно 721,41, в то время, как отношение максимального десятичного числа, которое может быть задано в программе (9999999) и максимального двоичного числа (16 777 215), которое может быть записано в регистры, и сумматоры ннтерполятора, равно 1,67, следовательно, переполнение в рзгисгре подынтегралъной функции невозможно. Однако, кроме того, возможна ситуация, при которой в процессе интерполяции исчезает "1" в старшем разряде подынтегральной функции, если она была там первоначально, или в следующ м за старшим разряде, еспи она первоначально была в нем. При этом число тактов на каждую итерацию возрастет,в два раза и достигнет в первом случае 4;, а во втором 8, т.е. в этом случае быстродействие кругового интерполятора по сравнению с линейным упадет в 4 раза. Однако в устройстве этого не произойдетпри любых возможных ситуациях.Пусть задана окружность такого большого диаметра, что единица оказалась в старшем разряде подынтегральной Функции без нормализации. Тогда элемент ИЛИ 24 будет открыт сигналом, поступающим с выхода старшего разряда (п) любого счетчика 9 или 10; Поэтому будут открыты эле" менты И 15, 13 и, следовательно, импульсы приращений Х, Ь 2 буДут фор". мироваться при появлении переполнений на выходах переноса старшзго разряда (Р) сумматоров 12 и 14 точно также, как это было описано в предыдущих режимах, Однако поскольку коммутатор 8 в режиме круговой интерполяции открыт, каждый импульс прираюний ЬХ, Ы корректирует под-, ынтегральную функцию в канапе противоположной координаты на т 1.После некоторого количества корректировок 1 ф 1 ф 1 в старшем разряде счетчика 9 или 10 исчезает. Если при этом отсутствуют единицы в старших разрядах регистров 11 н 13., то этоозначает что с этого момента интерполятор начинает работать по четырехтактовой схеме, т,с. ему на Формирование одного приращ ниа потребуется 5 четыре тактовых импульса. Однако зтоне произойдет, так как при этом закрываются элементы И 15, 18 в товремя, как элемент ИЛИ 33 навернякаокажется включенным (действительно, 10 при счете на вычитание единицы вследза комбинацией. 1000000 всегда следует комбинация 011111).С выхода элемента ИЛИ 33 сигналоткрывает элементы И 16, 19 и черезэлемент НЕ, 34 закрывает элементы И17, 20. С другой стороны элементыИ 22, 23 оказываются закрытыми нулевык сигналом с выхода элемента ИЛИ24, в то время, как элементы И 26,27 остаются открытыкя. Благодаря этому нарушается связь между входамистарших разрядов регисгров 11, 13 ивыходом старшях разрядов сумматоров12 и 14, Таким образом, разрядность 25 накапливающих сумматоров 31 н 32 вобеих коэрдинатах как бы сокращается на один разряд за счет исключениястаршего.разряда, а выходные сигналыстарших (и) разрядов сумматоров 12и 14 выполняют роль сигналов переполнения и из них с помощью элементов И 16, 19 формируются сигналы пе"реполнения ЬХ, ьЕ как и во всех описанных выше режимах, т.е, с использованием максимально двух тактовых 3 импульсов для выработки одного пераПоскольку в момент переключениястаршие разряды регистров 11 и 13 46 были в нулевом состоянии, то сокращение разрядности накаплйвающих сумматоров, как .это было описано выше,не приведет к внесению какой-либо погрешности в накопленные значения интегривв, хранимых в накапливающихпроцессе отработки, может появиться в старшем разряде одного из счетчиков,Первый случай опасен превращением интерполятора в четырехтактный, второй - искажением траектории, если в устройстве не было принято специальных мер.Итак, первоначально единицы в п-разрядах реверсивных счетчиков отсутствуют, следовательно, элемент ИЛИ.24 закрыт, а элемент ИЛИ 33 открыт, 10 в результате чего интерполятор работает, как в конце предыдущего режима, с укороченной на единицу разрядной сеткой в двухтактйом режиме, причем приращения Ь Х,ьснимаются с элементов И 16, 19, При исчезновении единиц в иразряде обоих счетчиков 9, 10 и (и) "разрядаХ регистров 11 и 13 элемент ИЛИ 33 также закрывается. В результате чего закрываются элементы И 15, 16, 18, 19, 22, 23, 26, 27 и открываются элементы И 17, 20, так как на входах элементов НЕ 25 и 34 присутствуют нулевые сигналы. Благодаря этому дальнейшая работа интерполятора осуществляется с укороченной на два старших разряда разрядной сеткой, но по-прежнему по двухтактной схеме, причем приращения ь Х, Ь 2 выделяются элементами И 17, 20., В случае, если в процессе отработ- ЗО ки дуги единица появилась в старшем разряде любого нз реверсивных счетчиков, то на выходе элемента ИЛИ 24 появляется единица, в результате чего оказываются открытыми элементы И 35 15, 18, 22, 23 и открываются элементы И 26, 27, а элементы И 16, 17, 19; 20 закрываютсяИнтерполятор начинает работать с полной разрядной сеткой, но по-прежнему в двухтактном 40 режиме, при этом выхода за разряднур сетку и искажения траектории не про" изойдетСледовательно, по сравнению с другими известными устройствами, предлагаемое обладает вдвое. большим 45 быстродействием при равном быстродействии объектов и фактически равном объеме электронного оборудования.Блок 3 (фиг.2) работает следующим образом. 50Первоначально, в триггеры 35 и 38 с выхода блока 1 записываются знаки координатных перемещений Зн.Х Зн Сигнал резьбонарезания РН (633, 634) подается, если задан в кадре на вход элементов И 39, 40 и вход элемен та НЕ 51. Сигнал пуск частотыф с выхода блока 2 поступает на входы элементов И 46, 47 и элемента, 52 задержки. Приращения ьХ и Ь поступают с выходов элементов ИЛИ 28, 29 в ви- ф де унитарного кода. В режиме реэьбонарезания на входе блока 3 присутствует сигнал РН, который открывает элементы Й 39, 40 и через элемент НЕ 51 закрывает элементы И 46, 47.65 Благодаря этому импульсы координатных приращений й Х и а через элементы И 39, 40 и элементы ИЛИ 48 и 49 поступают на входы элементов И 41-44 соответственно. Элементы К 41, 42 управляются выходами триггера 35 (запоминания знака перемещения по координате Х), элементы И 43, 44 управляются выходами триггера 38 (запоминания знака перемещения координаты 2). Поэтому унитарные коды координат Х, 2 коммутируются в нужный канал в соответствии заданным знакам, Другие сигналы в этом режиме участия в работе не принимают.В режиме линейной или круговой интерполяции потенциал РН отсутствует, поэтому элементы И 39, 40 закрыты, а выходной сигнал с выхода элемента НЕ 51 выдает разрешающий потенциал на входы элементов И 4 Ь, 47. Приращения ьХ, ь 2 устанавливают в ф 1 триггеры 36 и 37 соответственно.После этого сигнал фпуск частотыф поступающий с выхода блока 2, поступает в качестве строба на вторые входы элементов И 46, 47 и элемента 52. Третьи входы элементов И 46, 47 управляются единичными выходами триггеров ЗЬ и. 37. Если соответствующий триггер ЗЬ или 37 находится в одиночном состоянии, то соответствующий элемент И 46 или 47 открывается и щ выходные сигналы через элементы ИЛИ 48, 50 и элементы И 41- 44 поступают на выход блока 3 с учетом заданного знака. Триггеры 36 и 37 через элементы 52 сбрасываются в ф 0 ф. В случае, если оба триггера 36 и 37 после поступления очередных приращений оказались в состоянии 1 ф, то элемент И 47 вырабатывает сигнал фприэнак двойного хода. Элемент ИЛИ 50 вырабатывает сигнал фостанов тактовой частоты при появлении ."1 ф в любом из триггеров 36 и 37.Блок 4 (фиг.З) работает следующим образом.Первоначально сигналом предварительной установки (ПУ) через элементы ИЛИ 62 триггер ЬЗ устанавливается в ффОеф. Выходы старших (и) разря.дов регистров 6 и 7 подключены к входам элементов И 53 и 54 соответственно. Потенциал линейной интерполяции (ЛИ) подключен с входа блока.1 к входу элемента ИЛИ 60, потенциал круговой интерполяции (КИ) с выхода блока 1 присоединен к входам элемента ИЛИ 60 и элементов И 55, 56.,Выходы следующих за старшими разрядов (и"1) регистров 6 и 7 координат Х и 2 присоединены к входам элементов И 55 и 56 соответственно, Сигнал резьбонарезания подается также с выхода блока 1 на вход элемента И 58.В режиме линейной интерполяции вблоке 4 присутствует потенциал ЛИ,а КИ и РН отсутствуют. Тогда по сигналу пуск нормализации триггер63 устанавливается в состояние 1и открывает элемент И 59. Частота йс выхода элемента И 57, открытогопотенциалом ЛИ через элемент ИЛИ, 60,через элемент ИЛИ 61 и элемент И 59,начинает поступать на вход коммутатора 8 и на сдвигающие входы регистров б и 7, при этом информация в ре-,гистрах 6 и 7 начинает сдвигаться всторону старших разрядов до тех пор,пока 1" не появится в старшемразряде любого из них. Тогда он пройдет через элемент И 53 или элемент И54 и появится на выходе элемента ИЛИ62 как сигнал окончание нормалиФ11 11зацииф, который сбросит в 0триггер 63 и поступит на соответству Оющий вход блока 5.В случае, если к моменту приходасигнала пуск нормализацииф в старшем разряде любого из регистров били 7 была 1, то триггер удержи"вается в Оф по входу Н и на выходеимеется сигнал окончание нормализа"ции. В этом случае никаких сдвиговпроизводить не надо,В режиме круговой интерполяции потенциалы ЛИ и РН отсутствуют и .присутствует потенциал КИ. Этот потенциал через элемент ИЛИ 60 формирует разрешающий потенциал на управляющие входы элементов И 53, 54, 57 и, кроме того, непосредственно поступает на управляющие входы элементов И 55, 56. Теперь по сигналу пуск нормализации триггер 63 перебрасывается в состояние 1" 4 О и частота т с выхода генератора 64 через элементы И 57, ИЛИ 61, И 59 поступает на выход блока 4 в качестве импульсов сдвига. Это процолжается до тех пор, пока в следующем за 45 старшим разрядом (и"1) любого из регистров б или 7 не появится 11. Тогда срабатывает элемент И 55 или И 56 и на выходе элемента ИЛИ 62 формируется сигнал окончание нормализации, который, каки в предыдущем режиме, сбрасывает в 0 триггер 63 и поступает на выход блока 4.Элементы И 53 и 54 при этом используются для формирования сигнала окончание нормализацииф, если ф 1 была в старшем разряде любого иэ регистров б или 7 еще до нормализации, аналогично предыдущему режиму.В режиме резьбонареэания потенциалы ЛИ и КИ отсутствуют, но присутствует потенциал РН, который поступает на управляющий вход элемента И 58. С приходом сигнала пуск норма- И лнзацинтриггер 63 устанавливается( в состс яние1, с его единичного выхода сигнал поступает на второй вход элемент 2 58, при этом на выхода;1,с;р,:л, э а я с.". гнм 1, ."алускающий генератор 65, При этом на его первом выходе появляется пачка тактовых импульсов Т.; -Т и у количество которых постоянно и зависит от числа отсчетов датчика резьбонарезания и разрядности основных узлов предлагаемого. устрой" ства, Эти импульсы через элемент ИЛИ 61 .и элемент И 5,-;: поступают на выход в качестве импульсов сдвига. По окончании следования пачки импульсов Т 1- Т, на втором выходе генератора 65 появляются и+1 такт Т+1, который через элемент ИЛИ 62 выключает триггер 63 и поступает на вход в виде сигна" ла окончание нормализацииф.Блок 5 (Фиг,4) работает следующим образом.Первоначально, после включения питания, сигналом предварительной ус" тановки (ПУ) триггер 79 устанавливается в единичное, а триггер 82 в нулевое состояние. Устройство вводит первый кадр программы, при этом величины заданных в кадре приращении ЛХ и ь Е с выходов блока 1 заносятся в счетчики бб и 67, После этого сигналом окончаний ввода включается нормализация (пуск нормализации). По окончании нормализации с выхода блока 4 приходит сигнал окончание нормализации 1, который поступает на входы элементов И 75, 76. Так как элемент И 76 открыт единичным сигналом с выхода триггера 79, то на его выходе появляется сигнал, который, пройдя через элемент ИЛИ 85, поступает на вход генератора 86 тактов и запускает его.Генератор 86 вырабатывает два сдвинутых относительно друг друга такта 1 Т и 2 Т. Такт 1 Т переписываеь нормализованную информацию из регистров б и 7 в счетчики 9 и 10 соответственно. (В случае, если счетчики 9 и 10 построены на комбинации сдвиговых регистров и комбинационных сумматоров, то перезапись информации. из регистров 6 и 7 в счетчики 9 и 10 удобно производить в виде последовательных кодов, но по одному проводу. В этом случае вместо такта 1 Т необходимо выработать серию импульсов перезаписи). Такт 2 Т является сигналом пуск отработки для всего устройства, поэтому он устанавливает в 1" триггер 82, он же поступает в блок 1 в качестве сигнала пуск ввода" следующего кадра и, кроме то" го, сбрасывает в ноль триггера 79 и 80. Так как триггер 82 находится в состоянии 1, то элемент И 83 открыт по первому входу.ние отработки будет выработан раньше, чем придет сигнал окончаниенормализации. В этом случае триггер80 окажется в нулевом состоянии, поэтому элемент И 78 окажется закрытым,и запуска следующего цикла отработки не произойдет, но сработает элемент И 77, который включит индикатор 87. С приходом. сигнала пуск частоты, который является выходным сигналом блока 2, триггер 81 устанавливается в состояние 1 и элемент И83 открывается и по второму входу.Поэтому импульсы генератора 84 частоты йм проходят через элемент И 83 ипоступают на входы элементов И 72,73, открытых по вторым входам выходными сигналами элементов НЕ 70, 71,и, следовательно, проходят на выходблока в виде частот Ек,й.Сигналы на выходах элементов НЕ70, 71 присутствуют до тех пор, покасчетчики 66 и 67 не придут в нулевоесостояние, что фиксируется элементами 68 и 69,Импульсы частот Ех и Ю поступаютна входы соответствующих блоков устройства до тех пор, пока с выходаблока 3 не поступит сигнал остановтактовой частоты, который сбрасывает в 0 триггер 81, благодарячему закрывается элемент И 83, и частоты Г и й 2 прерываются до тех пор,пока с выхода блока 2 не поступитсигнал пуск частотыф.Во время отработки кадра программы устройство вырабатывает импульсыприращений ВХ и ьЕ, которые с выхода элементов ИЛИ 28, 29 поступаютна, входы счетчиков бб и 67. Сигналпуск ввода, поступив в блок 1,запускает ввод следующего кадра программы, а по окончании ввода включает нормализацию (по сигналу ффпускнормализации), как это было описано выше, По окончании нормализацииблок 4 выработал сигнал окончаниянормализацииф, который пОступает наэлементы И 75, 76, Но теперь элементИ 7 б закрыт, так как триггер 79 внуле, а элемент И 75 открыт, поэтомусигнал появляется на его выходе и устанавливает в фф 1 триггер 80.Окончание отработки кадра определяется элементом И 74, как ситуация, при которой оба счетчика бб и67 пришли в ффОфф. Тогда на,выходахэлементов 68 и 69 появляются сигйалы, выключающие через элементы НЕ70, 71 элементы И 72, 73, Одновременно сигнал окончание отработкикадра с выхода элемента И 74 сбрасывает в ф 0 триггер 82 и посту"пает на элементы И 77, 78. ЭлементИ 78 открыт единичным выходом триггера 80, поэтому на его выходе по.является сигнал, который черезэлемент ИЛИ 85 запускает генератор86 тактов и цикл работы повторяется.Элемент И 77 в этом случае закрытнулевым сигналом триггера 80В том случае, если в программезадан кадр с очень малым временем.,отработки, меньшим времени ввода следующего кадра, то сигнал окончаВключение индикатора 87 указываетна ошибку в програьме.Преимуществами предлагаемого устройства по сравнению с известным является повьвение быстродействия в два Раза, повышение точности за счет исключения потери информации при округлении и повышение надежности за счет гарантированного и автоматического исключения возможности переполнения регистров подынтегральной функ ции. Это позволяет обеспечить повьзаение быстродействия во всех режимах с 123-200 кГц до 200-500 кГц, чтосоответствует повышению скорости с 10- 12 до 30 м/мин, и, кроме того, ис ключается брак из-за ошибок програм-мирования. Формулаизобретения Устройство для двухкоординатногопрограммного управления, содержащеекоммутатор, последовательно соединенные блок центрального управления, блок 35 ввода программы, блок задания скорости, блок формирования выходныхсигналов и блок управления координатными приводами и для каждой координаты - последовательно соединенные 46 регистр сдвига, реверснвный счетчик,комбинационный сумматор и буферныйрегистр, второй и третий выходы блока ввода программы подключбны к соответствующим вторым входам блока фор мирования выходных сигналов, второвыход которого подключен к второмувхоДу блока задания скорости, третийвыход блока ввода программы подсоединен к.первому входу блока централь,ного управления, а третий вход - к0 второму входу блока центрального управления и к выходу блока заданияскорости, четвертый и пятый выходыблока ввода программы подключены Ктретьему и четвертому входам блокацентрального управления соответст-.венно, шестой и седьмой выходы - кпервому входу регистра сдвига соответствующей координаты, а восьмойвыход в к первому входу коммутато ра, управляющий вход реверсивногосчетчика каждой координаты подключен к соответствующему выходу комму"татара, второй информационный выходблока центрального управления под соединен к счетному входу реверсив