Устройство для управления инвертором

(51)5 Н 02 М 7/ 4 Р вувв О НИЕ ИЗОБРЕТЕ К АВТОРСКО ИДЕТЕЛЬС ЯИН 5твенноеобаединен ораив ержит- заполульсов оизвео кода значеения и пользоил 7 Ивановрные цифровые миЧелябинск, Мета рименен ио и связ прав83. вааноин- .ым уст час мла ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(56) Шило В,Л, Популросхемы. Справочнилургия, 1989,Микросхемы и ихное пособие - М.: Рад Изобретение относится к преобразо тельной технике и может быть использов для управления ключевыми элементами вертора с синусоидально-модулированн выходным напряжением;Цель изобретения-увеличение КПД за счет улучшения качества модуляции путем уменьшения содержания неосновных гармоник в выходном напряжении инвертора при формировании импульсов заполнения с постоянной длительностью периода и содержанием целого числа периодов этих импульсов в каждом отрезке аппроксимации, при этом длительность импульсов заполнения формируется равной произведению . численного значения входного кода и ступенчато аппроксимированного значения синуса угла (фазы) выходного напряжения.Указанная цель достигается тем; что в ройство (фиг, 1), содержащее делитель тоты на триггерах 1-11, при этом девять дших разрядов на триггерах 1-9 пред(54) У.СТРОЙСТВО ДЛЯ УПРАВЛЕН ВЕРТОРОМ(57) В устройстведля управления и ром в выходном направлении инверт каждом отрезке аппроксимации сод ся целое число периодов импульсов нения, при этом длительность имп заполнения формируется равной и дению численного значения входно и ступенчато аппроксимированного ния синуса угла, Операции умнож формирования осуществляются с ис ванием ПЗУ и компаратора кода, 3 табл. ставляют последовательный счетчик, два старших разряда на триггерах 10 и 11 включены по схеме регистра с перекрестными связями, входную шина делителя частоты 12 для подачи тактового сигнала, первый формирователь кодов на элементах 13 и 14 типа 2-2 И-ИЛИ-Н Е, входы первого формирователя соединены с выходами седьмого, восьмого и девятого разрядов делителя частоты, этот формирователь кодов реализует функоииА 101 в)=Ов Ов ОвОв: А 2(014) =0709+ 07Ь, (1) элементы НЕ 15, 6 И-НЕ, усилители 17-20, выходы которых управляют работой инвертора на транзисторах 21-24, в диагональ которого включена натрузка 25, б 5-триггер 26, второй формирователь на элементах 27 и 28 типа 2 И-И-ИЛИ, входы второго формирователя соединены с выходами десятого разряда делителя частоты и выходом бЯ-триггера19 180972 20 Таблица Необходи;мая длительность иипульса впериодахтактовойчастоты Входы ПЗУ Выходы ПЗУ Вфи/и Х 1 Х 2= Х 3=- Х 4= Х 5= Ю= . У 2 У 3= У 4 У 0 0 1 0 О 0 1 0 1 12 0 0 0О 3 1 4 1 1 0 0 1т1 О 0 0 0 0 0 0 0 О 1 0 0 0 О, О 1 0 1 0 0 О 1 0 1 0 5 0 6 0 0 1О 0 1 0 9 1 1 О 1 11 1 1 1 1 0 12 1 ;13 01810972АУ ъ ф ф с чфо мъд эфо 4 сьсъ фамщ съчьь с; ,цт-ъ чф %Ь. .сч ъфъчч ц чьЖ чье фф фюфО фо% ф.. ййй РСоставитель Г.Иванова Редактор Е.Полионова Техред М.Моргентал Корректор Н.Милюкова Заказ 1450 Тираж Подписное8 НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж-ЗБ, Раушская наб 4/5Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 10126, этот формирователь кодов реализует функции02 т 010+ СИо:028 = 026С 110+ О 10, (2) выходы второго Формирователя соединены со входами усилителей 17-20, вход первого триггера делителя частоты и вход элемента НЕ 15 соединены со входной шиной тактовой частоты 12, введено постоянное запоминающее устройства ПЗУ 29, компаратор кода 30 на пяти элементах ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент б ИЛИ 31, при этом инверсные выходы пяти младших разрядов делителя частоты и выход элемента НЕ 15 соединены со входами элемента 6 И-НЕ 16, выход которого соединен со входом В ВЯ- триггера 26; коды управления по трем шинам 32-.34 и выходы формирователя кодов на элементах 13 и 14 соединены соответственно с пятью входами ПЗУ 29, выходы пяти младших разрядов делителя частоты и выходы ПЗУ соединены поразрядно со входами компаратора кодов 30,.пять выходов компаратора кодов и входная шина тактовой частоты 12 соединены со входами элемента 6 ИЛИ 31, выход которого соединены со входом Я ЙЗ-триггера 2 б.Заявителю не известно применение существенных признаков, отличающих объект от прототипа, по тому же назначению, что и в заявляемом.объекте.На фиг, 1 приведена принципиальная схема устройства; на Фиг, 2 - эпюры напряжений, характеризующие работу схемы Фиг, 1 на отдельных участках; на фиг. 3 - основные эпюры напряжений, характеризующие работу схемы фиг, 1 при формировании полного периода выходного напряжения,Рассмотрим характеристики вход-выход основных элементов, примененных в схеме по Фиг, 1,Логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ используется для сравнения кодов двух импульсных последовательностей. При равенстве потенциалов сравниваемых кодов на выходе элемента формируется "0", при неравенстве потенциалов - "1", согласно таблице истинности (табл, 1): В компараторе кода 30, выполненном на 5 элементах ИСКЛЮЧАЮЩЕЕ ИЛИ и дополненном схемой ИЛИ, при неравенстве 5 разрядов кодов на выходе элемента ИЛИ будет формироваться "1" и только при равенстве кодов всех пяти разрядов на выходе элемента ИЛИ сформируется потенциал 110 фВ табл. 2 приведены потенциалы на выходах некоторых элементов схемы по мере поступления входной последовательностиимпульсов по шине 12.Анализ данных табл. 2 показывает, чтопять младших разрядов делителя частотычерез каждые 32 импульса тактовой частотыповторяют свое состояние.В схеме на фиг. 1 длительность периодавыходной частоты пятого разряда делителявыбрана равной длительности периода им 10 пульсов высокочастотного заполнения, адлительность периода выходной частоты десятого разряда выбрана равной длительности периода выходного напряженияинвертора. На фиг. 3 приведены эпюры на 15 пряжений на элементах схемы фиг. 1 за,период выходного напряжения, Из эпюрследует, что период выходного напряженияинвертора равенТина. =2Ттакт. =1024 Ттакт. (3)ю,20 - 1024 периодам тактовой частоты, период импульсов высокочастотного заполнения равенТвя. = 2 Ттакт = 32 Ттакт. (4)- 32 периодам тактовой частоты.За период выходного напряжения инвертора формируютсяи= = - =32Тина 1024(5)т 32- 32 высокочастотных импульсов заполПериод выходного напряжения инвертора поделен на 4 интервала: (О)о. (90180), (180-270)о, (270-360) (фиг, 3, 6).Каждый интервал поделен на отрезки,вмещающие 1/4 интервала, или 22,5 О, Прикусочно-линейной аппроксимации синусоиды принимаем, что внутри каждого отрезка22,5 значение синусоиды постоянно и равно среднему значению синусоиды зя,дан 40 ный отрезок угла, При таком подходе за 90абсолютное значение синусоиды меняется 4раза:1 значение - (0-22,5) = 0,195,2 значение - (22,5-45) = 0,555,3 значение - (45-675) = 0,83, (6)4 значение - (67,5-90) 0,98Формирователь кодов на элементах 13и 14 формирует 4 значения кода в течение90 О. Эти элементы реализуют функции (1),50 значения которых в зависимости от текущего значения угла приведены на фиг, 3, к, л.В табл, 3 приведены изменения потенциалов на выходах элементов 13 и 14 запериод выходного напряжения устройства.Анализируя данные табл, 3, можно отметить, что в интервалах в прямом коде, чтосоответствует нарастанию амплитуды синусоиды при увеличении значения угла, а винтервалах (90-180)о(270-360) формируются сигналы в обратном коде. что соответствует уменьшению амплитуды синусоиды при увеличении значения угла, Эти сигналы поступают на входы ПЗУ Х 4 и Х 5,В табл. 4 приведены соответствия между численным значением синусоиды и кодом на выходе формирователя на элементах 13 и 14.В табл. 5 приведено соответствие между значением входнрго управляющего кода по шинам 32-34 и цифровым эквивалентом амплитуды выходного напряжения инвертора.Сигналы с шин 32-34 поступают на входы ПЗУ Х 1-Хз.В табл. 6 приведены коды по входам ПЗУ и соответствующие им цифровые эквиваленты амплитуды выходного напряжения инвертора, составленные по данным табл. 4 и 5 и равные произведению значения синусоиды на цифровой эквивалент кода,Согласно схеме фиг, 1, период высокочастотных импульсов заполнения синусоиды состоит из 32 периодов импульсов тактовой частоты. Согласно построения схемы, ЯЯ-триггер 26 переходит в состояние 026 = 0 от 1,33,65 (и т.д,) импульсов тактовой частоты и переходит в состояние 026 = 1 согласно кодам по входам компаратора кодов 30. Длительность состояния "0" по выходу .ЯЯ-триггера 26 равна длительности импульсов заполнения выходного напряжения инвертора (зпюры фиг. 3, о, и), Таким образом, максимуму амплитуды синусоиды соответствует длительность состояния "0" на выходе 88-триггера 26, равная длительности 32 импульсов тактовой частоты. Максимальное значение цифрового эквивалента амплитуды согласно данным табл, 5 равноОмакс = 8зп 90 = 8.Таким образом, цифре 8 должно соответствовать время нахождения ВЯ-триггера в состоянии "0", равное 32 периодам тактовой частоты, Исходя из этого, умножая цифровой эквивалент амплитуды на коэффициент и чтобы получить значение 32 = - 8 4, и округляя полученное значение до целого числа, получим требуемое число периодов тактовой частоты, необходимое для формирования синусоидально-модулированного напряжения в функции угла и входного кода (последняя колонка табл. 6).Необходимую длительность импульсов высокочастотного заполнения, определяемую рассчитанным числом периодов.тактовой частоты, обеспечивает записанный в ПЗУ код, который сравнивается с текущим значением кода пяти младших разрядов де 30 026= 1Аналогично с приходом 33-его.импульса триггер 26 опрокидывается в состояние .026 = О, в интервале между 37 и 38 импуль- сом триггер опрокидывается в состояние 40 45 50 55 5 10 15 20 лителя частоты, При равенстве кодов элемент 6 ИЛИ 31 формирует управляющий потенциал "0", который опрокидывает й 5- триггер 26 в состояние "1",В табл, 7 приведены величины входных и выходных кодов ПЗУ, обеспечивающее алгоритм работы устройства согласно табл. 6.Рассмотрим теперь работу устройства в целом, Пусть по управляющим входам устройства 32-34 поступают потенциалы Х 1 = 1, Х 2 =О, Х 3=1.С приходом первого тактового импульса (табл. 2) триггеры 1-10 устанавливаются в состояние 01 - 01 о = О. В промежутке между 1 и 2 импульсами(эпюры фиг,2, в) на выходе элемента 6 И-НЕ 16 формируется потенциал 6 И-НЕ 16 = О, который поступает на вход В триггера 26 и опрокидывает триггер 26 в состояние 026 = О, Согласно табл. 3. по входам Х 4 и Х 5 ПЗУ при действии 1-64 тактовых импульсов Х 4=0, Х 5=0, Таким образом, при Х 1 - Х 5 = 10100 (17-ая строка табл. 7) на выходах ПЗУ У 1-У 5 = 00100. С приходом пятого тактового импульса 112 потенциалы на выходах 01-05 целителячастоты равны (табл, 2) 01-05 = 00100. На пяти выходах компаратора кода 30 потенциалы равны нулю, В промежутке между 5 и 6 импульсами (фиг, 2, е) потенциал входного импульса 112 = О, при этом на выходе элемента 6 ИЛИ = О, который поступает на входтриггера 26 и опрокидывает его в состояние 026 = 1, С приходом 65-го импульса изменяютсяпотенциалы на выходах элементов 13 и 14: О 1 з = Х 4 = 1, 014 = Х 5 = 0 (фиг. 3, к, л), При этом по входам ПЗУ Х 1 - Х 5 = 10110,по выходам ПЗУ У 1-У 5 = 11010 (18-ая строка табл. 7). В промежутке между 65 и 66 импульсами сформировался потенциал 6 ИНЕ 16 = О, который опрокинул триггер 26 в состояние 026 = 0 (эпюры фиг, 2, е, э). В промежутке между 76 и 77 импульсами потенциал на выходе элемента 6 ИЛИ = О, который поступает на вход Я триггера 26 и опрокидывает его в состояние 02 г 1 = 1 (на . выходах делителя 01-05 = 11010).Аналогично с интервала между 97 и 98 импульсами триггер 26 опрокинется в состояние 026 = О, в интервале между 108 и 109 импульсами триггер 26 опрокинется в состояние 026= 1 (01-05 = 11010, табл. 2).С приходом 129-ого импульса изменяются потенциалы на выходах элементов 13 и 14;01 э = Х 4 = 0; О и = Х 5 = 1 (фиг, 3, к, л),Приэтомпо входам ПЗУХ 1 - Х 5=10101,по выходам ПЗУ У 1-У 5 = 10001 (19-ая строкатабл. 7), В промежутке между 129 и 130импульсами сформировался потенциал 6 ИНЕ 16 = О, который опрокинул триггер 26 всостояние 026 = О (эпюры фиг. 2, и, л).В промежутке между 146 и 147 потенциал на выходе элемента 6 ИЛИ = О, которыйпоступает на ход Я триггере 26 и опрокидывает его в состояние 026 = 1 (О 1-06=10001, табл, 2),Аналогичнг: в интервале между 161 и162 импульсами триггер 26 опрокинется всостояние 626 = О в интервале между 178 и 15179 импульсами триггер 26 опрокинется всостояние 026 = 1.Анализируя принцип работу устройства, можно отметить, что для каждого кода повходам ПЗУ(табл. 7) необходимо сформировать длительность импульса, выраженную в .виде числа периодо импульсое тактовойчастоты (последняя колкка табл. 7),Если это число периодов записать в виде двойного числа в ПЗУ(потенциалы У 1-У 5, 25табл. 7), то ус:ройство сформирует синусоидально-модулированное напряжение сосредним значением амплитуды, пропорциональным численному значению входногокода. 30Выходной сигнал триггера 26 и выходные сигналы -. риггера 10 поступают на входы формирователя на элементах 27 и 28типа 2 И-И-ИЛИ. Сигналы на их выходах определяю ся уравнениями (2), 35Р интервале времени 0-те(эпюры фиг, 3,з) потенциалы сигналов на выходах триггера10 равны.010=0,010=1.При этом027= 026 1+0=026; 40аз = 0260+ 1 = 1,Схемы усилителей мощности 17-20 выбраны таким образом, чтобы при поступлении .потенциала "О" нэ их входы по их.выходам сформировались отпирающие потенциалы, поступающие на входы транзисторов инвертора 21-24, а при поступлении":1" на входы усилителей мощности 21-24формировались запирающие потенциалыпо входам транзисторов инвертора 21-24, 50В интервале времени 0 - те на выходе.элемента 28 формируется потенциал "1", запирающий транзисторы 22 и 23 инвертора,На выходе элемента 27 формируются импульсы напряжения, синфазные с сигналом 55026, кОторые управляют рЕжимами переключения транзисторов 21 и 24 инвертора иформируют напряжение на нагрузке 25 всоответствии с эпюрами фиг. 3, и,В интервале времени те(эпюры фиг,3, л) потенциалы сигналов по выходам триггера 10;016 - 1; 0 1 о = О,При этом027 = 026О+ 1 = 1;026= 0261+ 0 = 026.На выходе элемента 27 формируется потенциал "1", запирающий транзисторы 21 и24,На выходе элемента 28 формируютсяимпульсы напряжения, синфазные с сигналом 026, которые управляют режимами переключения транзисторов 22 и 23 инвертораи формируют другую полярность напряжения на нагрузке 25 в соответствии с эпюрами фиг.3, и.Анализируя форму выходного напряжения инвертора по эпюрам фиг. 3, и., можноотметить, что для большого приближенияформы выходного напряжения к синусоидальному закону необходимо увеличиватьчисло отрезков, на которые разбивается синусоида, и иметь большее число высокочастотных импу. ъсоэ внутри каждого отрезка.Это можно получить, увеличивая числотриггеров делителя частоты и используя остальные элементы с большим числом входови выходов то есть с большей степеньюинтеграции; что нетрудно выполнить присовременном уровне развития микроэлектроники.Согласно данных табл. 7. при изменении значения входного кода от 100 до 000.среднее значение напряжения на выходеинвертора изменилось в 8 раэ при сохранении синусоидально-модулированного закона модуляции выходного напряженияинвертора.Дополнив схему фиг. 1 элементами, аналогичными элементам 13-31,; можно сформировать напряжение со сдвигом на 90относительно напряжения на нагрузке 25,Так как для формирования импульсов управления инвертором второй фазы используются те же управляющие сигналы, то обе фазыбудут совершенно идентичны, что являетсядостоинством предложенного устройства.В предложенной схеме устройства импульсы заполнения жестко засинхронизированыс выходной частотой устройства иимпульсами тактовой частоты, внутри каждого отрезка аппроксимации находится целое число периодов импульсов заполнения.Меняя значение кода, подаваемого по шинам 32-34 на входы ПЗУ, можно менять про- .порционально величине численногозначения кода ширину импульсов заполнения и соответственно среднее значение си1810972 5 10 15 20 25 30 45 50 Таблица 1 нусоидально-модулированного выходного напряжения устройства в широких пределах, без изменения соотношений между выходной частотой инвертора и частотой импульсов заполнения.Таким образом. основными достоинствами предложенного устройства для управления инрвертором по сравнению с прототипом являются следующие;1. Неизменные соотношения между выходной частотой инвертора и частотой импульсов заполнения при регулировании среднего значения выходного напряжения инвертора в широких пределах.2, Изменяя число разрядов делителя частоты, можно легко перенастраивать соотношения между выходной частотой инвертора, числом аппроксимируемых отрезков и числом импульсов заполнения, сохраняя закон пропорционального управления средним значением амплитуды выходного напряжения в функции численного значения кода.3. По сравнению с устройством прототипом, отсутствуют импульсы заполнения с неполным периодом в конце каждого отрезка аппроксимации, что улучшает качество и точность формирования синусоидально-модулированного нап ряжения,4. Выбрав оптимальные сботношения между периодом высокочастотных импульсов и периодом выходного напряжения, можно обеспечить минимальное содержание неосновных гармоник в выходном напряжении инвертора при регулировании его среднего значения в широких пределах, что обеспечивает высокий к,п.д, инвертора во всем диапазоне регулирования,ф ор мул а из обре те н ия Устройство для управления инвертором, содержащее делитель частоты, шину тактовой частоты, три шины управления, формирователь кодов на первом и втором элементах 2-2 И-ИЛИ-Н Е, элементы НЕ, 6 ИНЕ, четыре усилителя, ВЯ-триггер, формирователь напряжений на первом и втором элементах 2 И-И-ИЛИ, при этом делитель частоты содержит девять младших разрядов на девяти С-триггерах и старший разряд на двух 1 К-триггерах, С-вход первого С-триггера и вход элементов НЕ соединены с шиной тактовой частоты, прямые выходы каждоо С-триггера соединены с С-входом последующего триггера в младших разрядах делителя частоты, прямой и инверсный выходы первогоК-триггера соединены с и К-входами второго 1 К-триггера, прямой и инверсный выходы второго 1 К-триггера соединены соответственно с К- и 1-входами первого 1 К- триггера, прямые и инверсные выходы восьмого и девятого С-триггеров соединены соответственно с входами 2 И первого элемента 2-2 И-ИЛИ-НЕ формирователя кодов, прямые и инверсные выходы седьмого и девятого С-триггеров соединены соответственно с входами 2 И второго элемента 2-2 И-ИЛИ-НЕ формирователя кодов, выход ЙЯ-триггера, инверсный и прямой выходы десятого С-триггера соединены с входами 2 И и И первого элемента 2 И-И-ИЛИ формирователя напряжений, выход ЙЯ-триггера, прямой и инверсный выходы десятого Стриггера соединены с входами 2 И и И второго элемента 2 И-И-ИЛИ формирователя напряжений, выходы обоих элементов 2 ИИ-ИЛИ формирователя напряжений соединены с входами четырех усилителей, выходы которых предназначены для подключения к управляющим входам инвертора, о т л и ч аю щ е е с я тем. что, с целью увеличения КПД инвертора за счет уменьшения содержания неосновных гармоник в выходном напряжении, в устройство введено постоянное запоминающее устройство (ПЗУ) с пятью входами и пятью выходами, запрограммированное в соответствии с табл. 7 описания, компаратор кодов на пяти элементах ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент бИЛИ, при этом инверсные выходы пяти младших раз 40 рядов делителя частоты и выход элемента , 6 И-НЕ, выход которого соединен с й-входом НЯ-триггера, три шины управления и два выхода формирователя кодов соединены соответственно с пятью входами ПЗУ, выходы пяти младших разрядов делителя частоты и пять выходов ПЗУ соединены поразрядно с входами компаратора кодов, пять выходов компаратора кодов и входная шина тактовой частоты соединены с входами элемента 6 ИЛИ, выход которого соединен с Я-входомбЯ-триггера.1810972 б л 1 а ица Ч Ч 2 ЧЗ Ча Чэ цб 07 ао а 02 цз ца цэ аь 07 Ов 09 аоаО 011ими,им 1 а о о 1 оо о оо 85 еб о,а о а о о оО 1 а 1 о 1 о 87 вв 89 Уо ао аа ооао а а О а о о о о о а о. о1 1 о а о о о о а а а о о о о о а о о о о а о о о о о .о а о а а о а О о а о о о а а о о а о О О 92 1 о 1 а о о о о о 1 1 93 94 95 96 1 Э 132 133 34 35 136 37 1 ЭЕ ЭУ 4 а О 0 а о 11 о а о о о о о а а о о о о о о ОО105 0106 а О о а аг3 о429 О30,.13Э 2ээ аЭ 435 036 1Э 7 а38 139 04041 а42 143 а44 145 046 147 о48 149 05 о5 о52 153054 155 О56 157 о5859 О6061 062 197 09899 О0001 о02 а о 0 о о о о о аа а о 1 аа а а оО 1оа 1оа1 1о оа оа, оо оо аа оо оа ОоаооаооооОааоооо.1 11 1о оа оа оа оо.оо оооа1 О а О о а о о о о о а о а о о о а о о о о о о о о о о о а а о о О о о1810972 Прололаение табл. 2 Щ О т 2 аз О 4 Оз Оа О 7 Оо О 9 а 1 О лг а Ог ОЗ О 4 О 5 О 6 О 7 Ов ла лтаиит, 0 О 246247о о 24 О о а г 49 1 О О 250 оо 2 ЗЗ О О г 34О 235 0гз 6237 0 о 2 ЗЕ 1 О оо оо ооооо о о о оа1о аО1О О О О О1 1 1О ОО О Таблица 3 Потен иал на выхо ах элементов Фаза выходногонапряжения уства, град Номера входных импул ьсов по табл. 2 и фиг, 3 Номера состояний элементов 13и 14 14 Таблица 4 Таблица 5 2 3 5 6 7 8 9 10 12 13 14 15 16 1 - 64 65 - 128 129-192 193-256 257-320 321 в 3 385-448 449 в 5 513 в 5 577-640 641 - 704 705-768 769-832 833-896 897-960 961 - 102418 17 Таблица б Входы ПЗУ Х 5 Х 4 ХЗ Х 1 Х 2 МВ п/и 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 1 1 1 0 0 0 О 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 О О 0 0 0 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 О 0 0 1810972 0 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 О 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 ЦифровойэквивалентвходноГОвхода ПЗУ 0,195 1 40,555 1 4083 1 40,98140195 2 40,555 2 40,83 2 40,98 2 40195 3 40,55534083 3 40,98 3 4О 195 4 40,555 4 4083 4 4098 4 40,195 5 40,555 5 40,83 5 4098 5 40,195 6 40,555 6 4083 б 4098 б 40195 7 40,555 7 40,83 7 40,98 7 40195 8 40555 8 4083 8 40,98 8 4 Число периодов токовой частоты 1 2 3 4 2 4 7 8 2 7 10 12 3 9 13 1 б 11 17 20 5 13 20 24 5 16 23 27 б 18 27 31