Двоичный счетчик

%38 менко, В А.Захаров .8) рименение тронной в Б,Н,Файзу ио и связ В.Голубцов инт гральных ительной и Б,В.Та, с.41,и СР8,детельсте 3 К 23/58 к импульснои зовано в качеройстеах автой,техники ск достоверно- луатационной сится к импульснои использовано е уствычислительной техзоеого элемента с тью функционировая является повышеистеа,а логическая структуичного счетчика; на ная схема триггера иг.З - временная ди юааа.2 устройства соедивходами первого 6 и устройства, выходы тветственно с синх-5.5 каждого разряемента ИЛИ-НЕ 8, с содержит основные 5.1-5.5 основных ипервый 6 и второй 7 а, первый 8 и второй ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ОПИСАНИЕ К АВТОРСКОМУ СВИД(54) ДВОИЧНЫЙ СЧЕТЧИК (57) Изобретение относится технике и может быть испол стве базового элемента в ус матики и вычислительн повышенными требованиям сти функционирования и экс Изобретение отно технике и может быть ройствах автоматики и ники в качестве ба повышенной надежнос ния,Целью изобретени ние надежности устро На фиг,1 приведен ра предлагаемого дво фиг.2 - функциональ каждого разряда; на ф аграмма работы тригге Двоичный счетчик разряды 1 - 4, триггеры резервного разрядов. элементы НЕ устройств1684927 А отказоустоичивости. Цель изобретения - повышение надежности двоичного счетчика - достигается за счет введения в его структуру резервного разряда, содержащего триггер 5.5, элемент И-НЕ, 2 И-ИЛИ 18,4, элемент И 16,4 и два элемента ИЛИ 19,1 и 19.2, а также элементов ИЛИ/ИЛИ-НЕ 15,1 - 15,4, И 16,1-16.3, 2 И-ИЛИ 18,1 - 18.3 и элементов 2 И-ИЛИ-НЕ 17.1 - 17,3 с соответствующими связями, достигается автоматическая реконфигурация работоспособной структуры устройства, Кроме того, в триггер каждого разряда введены три элемента НЕ, элемент И и триггер-селектор с соответствующими конструктивными связями, которые представляют собой встроенные средства функционального контроля, В случае отказа одного из основных триггеров 5,1-5.4 на его выходе формируется сигнал "Отказ" и обеспечивается автоматическая перестройка работоспособной структуры. 3 ил. 9 элементы ИЛИ-НЕ устройства, первый 10 и второй 11 элементы И устройства, элементы ЗИ-ИЛИ разрядов 12,1-12.4, первые элементы И-НЕ 13.1-13,4 разрядое, вторые элементы И-НЕ 14.1 - 14.2 разрядов, элементы ИЛИ/ИЛИ-НЕ 15,1 - 15.4 разрядов, элементы И 16,1-16.4 разрядое, элементы 2 И-ИЛИ-НЕ 17,1 - 17.3 разрядов, элементы 2 И-ИЛИ 18.1 - 18.4 разрядое, первый 19,1 и второй 19.2 элементы ИЛИ резервного разряда,Входы С 20,1 и Р 20 нены соответственно с второго 7 элементов НЕ которых соединены со ровходами триггеров 5 да, с первым входом злэлемента ЗИ ИЛИ четвертого разряда соединен с первым входом второй группы входов элемента 2 И-ИЛИ-НЕ одноименного и с первым входом элемента И-НЕ резервного разрядов, выход второго элемента И-НЕ первого разряда соединен с инверсным О- входом триггера одноименного разряда, выход элемента 2 И-ИЛИ-НЕ второго, третьего и четвертого разрядов соединен с инверсным О-входом триггера одноименного разряда, выход элемента И-НЕ резервного Разряда соединен с инверсным О-входом тригера одноименного разряда, прямой выход триггера первого разряда соединен с первым входом первой группы входов злелента 2 И-ИЛИ второго разряда, прямой выход триггера второю, третьего и четвертого разрядов соединен с вторым входом варой группы входов злелента 2 И-ИЛИ одноименного и с первым входом первой группы входов элемента 2 И-ИЛИ последующего разрядов, прямой выход триггера резервного разряда соединен с вторым входом второй группы входов элемента 2 И-ИЛИ одноименного разряда, выход элемента 2 ИИЛИ второго разряда соединен с вторым входом первого элемента И устройства, с инверсным входом второй и с первым входам тпетьей групп входов элемента ЗИ-ИЛИ первгго разряда, с вторым входом второй группы входов элемента ЗИ-ИЛИ и с вторым входом первого элемента И-НЕ второго, т ретьега и четвертого разрядов и является первым иифоргяв ониым выходам усрой. ства, выход элемента 2 И-ИЛИ третьего разряда является вторым информационным выходом устройства и соединен с треть",м владом первого элемента И устройсгра, с инверсным входом второй и с первым входол третьей групп входов з "мента ЗИЛИ второго разряда, с третьим входом второй группы входов элемента ЗИ-ИЛИ и с третьим входом первого элемента И-НЕ третьего и четвертого разрядов, выход элемента 2 ИИЛИ четвертого разряда является третьим информационным выходом устройства и соединен с четвертым входом первого элемента И устройсва, с инверсным входом второй и с первым входом третьей групп входов элемента ЗИ-ИЛИ третьего разряда, с четвертым входом второй группы входов элемента ЗИ-ИЛИ и с четвертым входом первоо элемента И-НЕ четвертого разряда, выход элемента 2 И-ИЛИ резервного разряда является четвертым информационным выходом устройства и соединен с пятым входом первого элемента И устройства, с инверсным входом второй и с первым входом третьей групп входов элемента ЗИ-ИЛИ четвертого разряда, о т л и ч а ю щ и й с я5 10 15 20 25 ЗО Г 1 г 0 45 50 55 тем, что, с целью повышения надежности работы устройства, во второй рог лй и чевертый разряды дополнительно введен эгамент И, резервный разряд дополнительно содержит элемент И и два элемента ИЛИ, причем триггер каждого, включая и резерв. ный, разряда в своей струк гуре содержит восемь элементов И-НЕ, пять элементов НЕ, элемент И и триггер-селектор, инверсный О-вход триггера каждого разряда соединен с входам первого элемента НЕ, выход которого соединен с первь м гхадом первого элемента И-НЕ, с третьим входом четверюй группы входов триггера-селектора и с входом пятого элемента НЕ, выход которого ссединен с первым входом третьей группы в. адов триггера-селектора, Ч-рход триггера соединен с вторым входом первого и второгс элементов И-НЕ и с вторым входом элемента И, сиихоовхад С триггеаа каждого разряда соединен с третьим входогл первого и вгораго элементов И-НЕ и с входом второго элемента НЕ, выход которого соединен с входом третьего элемента 14 Е, с вторым входам пятого и шестого элементов И-НЕ, с вторгым входом первой и с третьим входом в арой групп входов триггера-селектора, в,.ход первого элемента И-НЕ соединен с первысл входом второго и третьего элементов И-НЕ, выход второго элемента И-НЕ сосдинен с вторым входом четвертого злелента И-НЕ, выход которого соединен с в;арьл ходом трсвега элемента И-НЕ, с первым входам шестога элемента И-НЕ, с третьим входам первой и с вторым входом третьей групп входов триггера-селектора, выход третьего элемента И-НЕ соедииен с первым входом четвертого и пятого элеменов И-НЕ, с четвертым входом второй и с вторым входом четвертой групп входовриггера-селектора, вьходы пятого и шестого элементов И-НЕ соединены соответственно г первым входом седьмого и с вгсрым глодом восьмого элементов И-НЕ, вход усаиовки в игходное гостояние средств функ циоиальиого контроля григгера соединен с гервьм входом пятой группы входов триггера-селектора, выход третьего элемента НЕ соединен с первым входам элемента И, выход которого соединен с входом четвертого элемента НЕ, с третьим входом третьей, с первым входом четвертои групп входов -ри гера-селектора, вход четвертого элемена НЕ соединен с четвертым входом первой и с вторым входом второй групп входов триг-ера-селектора, выхсд седьмого элемента ИЕ является прямым выходом триггера и ;оединен с первым входам восьмого элеглента И-НЕ и с первым водом первой групы входов триггера гелектора, выход5 10 15 20 25 30 35 40 45 восьмого элемента И-НЕ являес-: ин версным выходом триггера и соединн с вторым входом седьмого элемента И-НЕ и с первым входом второй группы входов триггера-селектора, выход которого является выходом "Отказ" триггера каждого разряда и соединен с вторым входом пятой группы входов триггера-селектора, выход "Отказ" триггера первого разряда соединен с входами элемента ИЛИ/ИЛИ-НЕ одноименного разряда, инверсный выход которого соединен с первым входом второго элемента И-НЕ первого разряда и с вторым входом первой группы входов элемента 2 И-ИЛИ второго разряда, прямой выход элемента ИЛИ/ИЛИ-НЕ первого разряда соединен с первым входом второй группы входов элемента 2 И-ИЛИ, с вторым входом первой группы входов элемента 2 И-ИЛИНЕ и с вторыми входами элементов И и ИЛИ/ИЛИ-НЕ второо разряда, выход "Отказ" триггера второго разряда соединен с первыми входами элементов И и ИЛИ/ИЛИ-НЕ одноименного разряда, выход элемента И второго разряда соединен с первым входом второго элемента ИЛИ резервного разряда, инверсный выход элемента ИЛИ/ИЛИ-НЕ второго разряда соединен с вторым входом второй группы входов элемента 2 И-ИЛИ-НЕ одноименного и с вторым входом первой группы входов элемента 2 И-ИЛИ третьего разряда, прямой выход элемента ИЛИ/ИЛИ-НЕ второго разряда соединен с первым входом второй группы входов элемента 2 И-ИЛИ, с вторым входом первой группы входов элемента 2 ИИЛИ-НЕ, с вторым входом элемента И и с вторым входом элемента ИЛИ/ИЛИ-НЕ третьего разряда, выход "Отказ" триггера третьего разряда соединен с первым входом элементов И и ИЛИ/ИЛИ-НЕ одноименного разряда, выход элемента И третьего разряда соединен с вторым входом второго элемента ИЛИ резервного разряда. инверсный выход элемента ИЛИ/ИЛИ-НЕ третьего р"-.арада сасьинен с вторым входом второй гр;ы ехо:з элемента 2 И-ИЛИ НЕ одноименного и;. агорь,м входом первой группы входов э:,",ента 2 И-,1 ЛИ четвертого разрядов, пря,"ой выход элемента ИЛИ/ИЛИ-НЕ трсгьего разряда соединен с первым входом второй группы входов элемента 2 И-ИЛИ, с вторым входом первой группы входов элемента 2 И-ИЛИ-НЕ и с вторыми входами элементов И и ИЛИ/ИЛИНЕ четвертого разрядов, выход "Отказ" триггера четвертого разряда соединен с первыми входами элементов И и ИЛИ/ИЛИНЕ одноименного разряда, выход элемента И четвертого разряда соединен с третьим входом второго элемента ИЛИ резервного разряда, инверсный вход элемента ИЛИ/ИЛИ-НЕ четвертого разряда соединен с вторым входом второй группы входов элемента 2 И-ИЛИ-НЕ одноименного и с вторым входом первой группы входов элемента 2 И-ИЛИ резервного разрядов. прямой выход элемента ИЛИ/ИЛИ-НЕ четвертого разряда соединен с первым входом второй группы входов элемента 2 И-ИЛИ, с вторым входом элемента ИЛИ-НЕ, с вторым входом элемента И и с вторым входом первого элемента ИЛИ резервного разряда. выход "Отказ" триггера резервного разряда соединен с первыми входами элемента И и первого элемента ИЛИ одноименного разряда, входустановки в "0" средств функционального контроля устройства соединен с соответствующими входами триггеров каждого, включая и резервный, разряда, выход элемента И резервного разряда соединен с четвертым входом второго элемента ИЛИ одноименного разряда, выход первого элемента И устройства является выходом Р 2 переноса устройства, выход второго элемента ИЛИ резервного разряда является выходом "Отказ" устройства, выход первого элемента ИЛИ резервного разряда является выходом "Частичный отказ" двоичного счетчика.23 1684927 24 Н Оп Оп триггераоде; ь Тл - момент времени т Т+1- момен г времеа Х - безРазличное со Н - неопределенное 1- переход от низко Оо, Ол - предыдущее екущего состоянияпоследующего состстояние сигнала насостояние сигналаго уровня сигналовсостояние выхода тр риггера;яния триггера;оответствующем вха соответствующемвысокому;иггера,1684927Составитель О,СкворцовРедактор В,Фельдман Техред М.Моргентал Корректор А.Осауленко Заказ 3515 Тираж Подписное ВНИИПИ Государственного комитета.по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб 4/5Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина 101первым входом элемента ИЛИ-НЕ 9 и с инверсным входом элемента ИЛИ-НЕ. Вход Ч 2 20.3 устройства соединен с вторыми входами элементов ИЛИ-НЕ 9 и И 10. Вход Р 120.4 разрешения переноса устройства соединен с первым входом элемента И 11 и третьим входом элемента И 10, четвертый вход которого соединен с входом Ч 1 20.5 управления режимом работы устройства, Информационные входы 0,1-0. 20,6-20,9 устройства соединены соответственно с вторыми входами первых групп входов соответствующих им элементов ЗИ-ИЛИ 12,1 - 12,4.Выход элемента ИЛИ-НЕ 9 соединен с первыми входами первых групп входов элементов ЗИ-ИЛИ 12.1-12,4 каждого разряда и с вторым входом элемента ИЛИ-НЕ 8. выход которого соединен с вторыми входами третьих групп еходое элементов ЗИ-ИЛИ каждого разряда. Выход элемента И 10 соединен с первыми входами вторых групп входов элементов ЗИ-ИЛИ 12.1 - 12,4 и элементов И-НЕ 13.1 - 13.4 каждого разряда, Выходы элементов И-НЕ 13,1 - 13.4 соединены с третьими входами третьих групп входов соответствующих элементов ЗИ-ИЛИ 12,1 - 12.4, выходы которых соединены соответственно с вторым входом элемента И-НЕ 14.1 и с первым входом первой группы входов элемента 2 И-ИЛИ-НЕ 17,1, с первым входом второй группы еходое элемента 2 ИИЛИ-НЕ 17,1 и с перьым входом первой группы входое элемента 2 И-ИЛИ-НЕ 17,2, с первым входом второй группы входов элемента 2 И-ИЛИ-НЕ 17,2 и с первым входом первой группы входов элемента 2 И-ИЛИНЕ 17,3, с переым входом второй группы входов элемента 2 И-ИЛИ-НЕ 17,3 и с первым входом элемента И-НЕ 14.2.Выход элемента И-НЕ 14,1 соединен с инверсным 0-входом триггегра 5.1, прямой выход которого соединен с первым входом первой группы входов элемента 2 И-ИЛИ 18.1. Выход Г "Отказ" триггера 5.1 соединен с входами элемента ИЛИ/ИЛИ-НЕ 15,1, прямой и инверсный выходы которого соединены соответственно с первым входом второй группы входов элемента 2 И-ИЛИ 18.1, с вторым входом первой группы входов элемента 2 И-ИЛИ-НЕ 17,1 и с вторыми входами элементов И 16,1 и ИЛИ/ИЛИ-НЕ 15.2, с первым входом элемента И-НЕ 14,1 и с вторым входом первой группы входов элемента 2 И-ИЛИ 18.1,Выход элемента 2 И-ИЛИ-НЕ 17,1 соединен с инверсным 0-входом триггера 5,2, прямой вход которого соединен с вторым входом второй группы входов элемента 2 ИИЛИ 18. и с первым входом первой группы входов элемента 2 И-ИЛИ 18,2. Выход Г "От 5 10 15 20 25 30 35 40 45 50 55 каз" триггера 5.2 соединен с первыми входами элементов И 16,2 и ИЛИ/ИЛИ-НЕ 15.2, Выход элемента И 16,1 соединен с первым входом элемента ИЛИ 19.1, Прямой выход элемента ИЛИ/ИЛИ-НЕ 15,2 соединен с первым входом второй группы входов элемента 2 И-ИЛИ 18.2, с вторым входом первой группы входов элемента 2 И-ИЛИ-НЕ 17.2 и с вторыми входами элементов И 16.2 и ИЛИ/ИЛИ-НЕ 15.3. Инверсный выход элемента ИЛИ/ИЛИ-НЕ 15.2 соединен с вторым входом второй группы входов элемента 2 И-ИЛИ-НЕ 17.1 и с вторым входом первой группы входов элемента 2 И-ИЛИ 18.2.Выход элемента 2 И-ИЛИ-НЕ 17.2 соединен с инверсным 0-входом триггера 5.3, прямой выход которого соединен с вторым входом второй группы входов элемента 2 ИИЛИ-НЕ 18,2 и с первым входом первой группы входов элемента 2 И-ИЛИ 18.3, Выход Е "Отказ" триггера 5.3 соединен с первыми входами элементов И 16,2 и ИЛИ/ИЛИ-НЕ 15,3. Выход элемента И 16.3 соединен с вторым входом элемента ИЛИ 19.1, Инверсный выход элемента ИЛИ/ИЛИ-НЕ 15,3 соединен с вторым входом второй группы входов элемента 2 ИИЛИ-НЕ 17.2 и с вторым входом первой группы входов элемента 2 И-ИЛИ 18,3, Прямой выход элемента ИЛИ/ИЛИ-НЕ 15,3 соединен с первым входом второй группы входов элемента 2 И-ИЛИ 18,3, с вторым входом первой группы еходое элемента 2 ИИЛИ-НЕ 17.3 и с вторыми входами элементов И 16,3 и ИЛИ/ИЛИ-НЕ 15.4,Выход элемента 2 И-ИЛИ-НЕ 17,3 соединен с инверсным 0-входом триггера 5,4, прямой выход которого соединен с вторым входом второй группы входов элемента 2 ИИЛИ 18.3 и с первым входом первой группы входов элемента 2 И-ИЛИ 18.4. Выход Р "Отказ" триггера 5.4 соединен с первыми входами элементов И 16.3 и ИЛИ/ИЛИ-НЕ 15.4, Выход элемента И 16.3 соединен с третьим входом элемента ИЛИ 19.1. Инверсный выход элемента ИЛИ/ИЛИ-НЕ 15,4 соединен с вторым входом второй группы входов элемента 2 И-ИЛИ-НЕ 17.3 и с вторым входом первой группы входов элемента 2 И-ИЛИ 18,4. Прямой выход элемента ИЛИ/ИЛИ-НЕ 15.4 соединен с первым входом второй группы входов элемента 2 И-ИЛИ 18,4, с вторым входом элемента И-НЕ 14,2 и с вторыми входами элементов И 16.4 и ИЛИ 19,2,Выход элемента И-НЕ 14.2 соединен с инверсным 0-входом триггера 5,5. прямой выход которого соединен с вторым входом второй группы входов элемента 2 И-ИЛИ 18,4. Выход Р "Отказ" триггера 5,5 соединен с первыми входами элементов И 16.4 и ИЛИ19,2. Выход элемента И 16.4 соединен с четвертым входом элемента ИЛИ 19.1, выход которого является выходом "Отказустройства. Выход элемента ИЛИ 19,2 является выходом "Частичный отказ" устройства,Выход элемента 2 И-ИЛИ 18.1 является первым информационным выходом 01 устройства и соединен с вторым входом элемента И 11, с инверсным входом второй и с первым входом третьей групп входов элемента ЗИ-ИЛИ 12.1, с вторыми входами вторых групп входов элементов ЗИ-ИЛИ 12,2-12,4 и с вторыми входами элементов И-НЕ 13.2 - 13.4.Выход элемента 2 И-ИЛИ 18.2 является вторым информационным выходом 02 устройства и соединен с третьим входом элемента И 11, с инверсным входом второй и с первым входом третьей групп входов элемента ЗИ-ИЛИ 12.2, с третьими входами вторых групп входов элементов ЗИ-ИЛИ 12,3 и 12,4 и с третьими входами элементов И-НЕ 13.3 и 13.4.Выход элемента 2 И-ИЛИ 18.3 является третьим информационным выходом 0 з устройства и соединен с четвертым входом элемента И 11, с инверсным входом второй и с первым входом третьей групп входов элемента ЗИ-ИЛИ 12,3, с четвертым входом второй группы входов элемента ЗИ-ИЛИ 12,4 и с четвертым входом элемента И-НЕ 13,4,Выход элемента 2 И-ИЛИ 18,4 является четвертым информационным выходом 04 устройства и соединен с пятым входом элемента И 11, с инверсным входом второй и с первым входом третьей групп входов элемента ЗИ-ИЛИ 12,4, Выход элемента И 11 является выходом Р 2 переноса устройства.Триггер каждого разряда (см, фиг.2) содержит первый элемент НЕ 21, элементы И-НЕ 22 - 29, второй 30, третий 31, четвертый 32 элементы НЕ, элемент И 33, пятый 34 элемент НЕ и триггер-селектор 35,5 10 15 20 25 30 35 40 45 50 55 Выход элемента НЕ 21 соединен с входом элемента НЕ 34 и с входом четвертой группы входов триггера-селектора 35 Выход элемента И-НЕ 22 соединен с входом Вход О триггера каждого разряда соединен с входом элемента НЕ 21, выход которого соединен с входом элемента И-НЕ 22, второй и третий входы которого соединены соответственно с входами Ч и С триггера, которые дополнительно соединены с входом элемента И-НЕ 23 и с входом элемента И 33. с входом элемента И-НЕ 23 и с входом элемента НЕ 30. Триггер-селектор может быть реализован, например, на элементе И-ИЛИ с пятью группами входов И, из которых четыре являются группами входов установки "в единицу", а первый, второй входы пятой группы входов И элемента И-ИЛИ соединены соответственно со входом установки нуля триггера-селектора и с входом элемента И-ИЛИ, выход которого является выходом триггера- селектора 35. В процессе своего функционирования триггер каждого разряда контролируется встроенными средствами функционального контроля, обеспечивая при этом более достоверную информацию на выходах каждого триггера.Рассмотрим функциональное назначение и прлнцип работы триггера каждого разГ я,з.45 50 55 Элементы И-НЕ 22-25 образуют схему основного триггера, а элементы И-НЕ 26-29 - схему вспомогательного триггера.Элемент НЕ 30 предназначен для организации двухтактного режима работы триггера при наличии одного синхровхода - С. Кроме того, на выходе элемента НЕ 30 вырабатывается сигнал сравнения сигналов на противоположных плечах (выходах) основного и вспомогательного триггеров (см, фиг.2, точка А и О, точка А и О) в режиме хранения информации.Элемент НЕ 32 формирует функции Ч:С через время 4 Тср срабатывания элементов НЕ 30 и 31, элемента И 33, а также самого элемента НЕ 32 с момента поступления положительного фронта синхроимпульса на С- входе триггера, который является сигналом сравнения для первой и второй групп входов триггера-селектора 35, контролирующего правильность срабатывания логических элементов второй ступени (вспомогател ьного триггера) триггера.Элементы НЕ 21, 31 и 34 осуществляют инвертирование сигналов на С и О-входах триггера соответственно, необходимых для формирования соответствующих аргументов функционала контроля.Элемент И 33 осущесгвляет формирование функции Ч С через время ЗТСР срабатывания элементов НЕ 30 и 31, а также самого элемента И 33 с момента появления отрицательного фронта синхроимпульса на С-входе триггера и формирует на своем выходе сигнал сравнения для третьей и четвертой групп входов триггера-селектора 35, контролирующего в этом случае правильность срабатывания логических элементов первой ступени (основного триггера) триггера каждого разряда. Триггер-селектор 35 осуществляет на своих группах входов контроль правильности срабатывания всех логических элементов структуры триггера. В случае нарушения логики функционирования (отказ какого-либо логического элемента структуры триггера) на выходе триггера-селектора 35 формируется сигнал "Отказ", который посредством своей обратной связи через пятую группу входов осуществляет так называемый эффект самозахвата, т.е. устанавливается в устойчивое состояние логической единицы. В общем случае на входах триггера-селектора 35 реализуется функционал отказа, который можно представить следующим аналитическим выражением: 5 10 15 20 25 30 35 40 Г = (Ч С) О А Ч(Ч С) О А Ч(ЧС) А ОЧ(Ч С) А О, (1) где Ч - единичное состояние сигнала навходе триггера;С - единичное состояние сигнала насинхровходе триггера;О - единичное состояние сигнала на Овходе триггера;А, А - единичное и нулевое состояниесигналов сответственно в точках А и А нафиг,2;О, О - состояние сигнала на прямом иинверсном выходах триггера,Триггер каждого разряда работает следующим образом.После включения питания на йр-входтриггера (см, фиг.2) подается нулевой уровень сигнала для установки в исходное состояние средств функциональногоконтроля, так как в силу случайного характера переходных процессов во время включения питания триггер-селектор 35 можетустановиться в единичное состояние, соответствующее формированию сигнала "Отказ" триггера в целом,Далее при исправном состоянии всехлогических элементов работа триггера каждого разряда подчиняется (соответствует)закону функционирования, приведенному всокрав. ной табл. переходов триггера каждого разряда,В процессе своего функционированияпервая ступень триггера подчиняется закону. представленному следующим аналитическим выражением: Ч С) О А=1 ЧЧ С) О А - -1,(2) где Ч - состояние сигнала на Ч-входе триггера;С - единичное состояние сигнала на синхровходе триггера;. О. О - единичное и нулевое соответственно состояния сигналов на О-входе триггера; А, А - единичное и нулевое соответственно состояния сигналов в точках А и А на фиг.2 триггера.За выполнением условий выражения (2) следят третья и четвертая группы входов триггера-селектора 35.В процессе своего функционирования вторая ступень (вспомогательный триггер) триггера каждого разряда подчиняется закону, который можно представить следующим аналитическим выражением:где ЧС - единичное состояние сигнал;,н э выходе элемента НЕ 32;О, С 1 - состояния сигналов на прямом и инверсном соответственно выходах триггера каждого разряда,За выполнением условий выражения (3) следят первая и вторая группы входов триггера-селектора 35функционал отказа любого из логических элементов первой с 1 упени (основного триггера), реализованных в техническом решении триггера каждого разряда, можно представит ь следующим аналитическим выражением: В случае нарушегия условий функционирования, представленных в выражении (2), на выходе триггера-селектора 35 уже в момент срабатывания элементов первой ступени вырабатывается сигнал "Отказ" чриггерд каждого разряда,Функционал отказа любгчо из логиче ских элементов втооой ступени (вспомогательного триггера), реализовдый в техническом ресвении триггера каждого разряда, можно предсавить выражением В случае наругг 1 ение условий Функционирования, представленных в выражении (3) нд выходе триггера-селектооа 35 также выра батывается сигнал "Отказ" триггера каждого разряда.РассмотриМ последодтельность срабатывания всех элементов логической структуры предлагаемого тсиггера в его трех основных режимах функционирования: хранение, установка "1" и установка "0",В режиме "Установка 1" (табл,1, п.4) по О-входу с поступлением положительного фронта синхросигналд на С-вход триггера на выходе элемента И-Н Е 22 через время Тср срабатывания элемента И-НЕ 2 установится сигнал логического нуля, Следовательно, через время 2 Тр срабатывание с момента поступления голожитечьногс фронта сигнал на С-вход на выходах второго и третьего элементов И-НЕ 23 и 24 установятся сигналы логической единицы и через время ЗТ,г, срабатывания на выходе четвертого элел 1 ента И-НЕ 25 - сигнал логического нуля, Таким образом, через время ЗТ.р в точке А (см, фиг.1) будет устдновлео состоГ=(Ч С) 0 А Ч(Ч С) ОА, 4) Г =(Ч С) А О Ч(Ч С) А О (5) 10 15 20 25 30 Зг: 40 45 50 55 яние логическои единицы, д в 1 очке А .:с с оч. е "о .с" ого ну,",я Кстроль пра-; г. -,. кдсгс оэ 1;,да о, вест. Ег ",Ече, Стрсбо,.дВЕИЧ С яЬ,Хсда З,ЧЕг, н гд И 33 кг, и:являе гся такыр е чрез в,.елгЯ 3 Т-р ь, дгз" здгыю элементов НГ 30, 3, и самого эле гтд И 33. Если в ходе контооля будет выполнено условие (2), тс третья и четвеГтл руч пы входов триггера селектора 35 не пр, - гс ят на выход его сигал логическг,й ел .1 ицы При нарушении ачгСРИтМ,1 фУНКИГ; ГИРСВДНЯ ЗЛЕМЕН 1 ДМИ первой ступени, т выполится условие 4), нд выходе триггера-селектора 35 вырабдтывается сиг гдл лог и ескои единицы,котсрый через пятую группу входов устанавливает григгео-селектор 35 в ус 1 ойчивое состояние логической единицы, сигндлизи; уя об отказе первпи ступени триггера лют ого из рдзРЯДсг 1,С приходом на С-вход тригтера отрицателього фронта синхроимпульсэ состояние первой ступени передаегся во вторую ступень, т е пятый элеглент И НЕ 26 установится в состояние логического нуля. д щес сй элемент И НЕ 27 ссгд гется в сссто. янии лгн ической единицы на своем выходе. Следовдтельно, через времч ЗТ-р срдбэтывднг я с мол 1 ен 1 д поступления отрицательного фроггта синхрсимпульсд нд выходе, седьмг 1 го эчемента И-НЕ 3 установится сигнал лс;ической единицы, э чсрез время 4 Т, р - нд выходе элел 1 ента И+1 Е 29 - си нал ло ического нуля Конгроль правильности сра.дтывдния логических элел ентов второй сгупгни прсизеодигся стробом сравнеия, который псяв,чяется на г.ыходе элемента НЕ 32 герез всемя 41; срабатывания с л 1 оменгд появления отрицагельного фронта на синхоочходе триггера. При выполнении ус лсвий 13) нд выходе триггера-селектора 35 сигнал Отказ" не сформируется В противном слу гае, т е при выполнении условия (5), д его выходе будет сформирован г:игнал Отказ" одного или нескольких логических эл,.ментов второй ступени триггера.Б ржигле Устаовка 0 (табч 1 п.5) по Б входу с приходом ггочожительного фронта синхросигндлд нд выходе элемента И-НЕ 22 уст:.свится сигнал логической едницы, а д выходе элемен 1 д И-НГ 23 - сигнал логического нуля, который через время 2 Тср содбд Гь Рэния с момента псязле ия полокиг льнсго фронта синхроимпульса приведег к форм,рсванию на выходе элемента И-Н Е 4 сигнзлд логической единиць, Через врегия 3 г;, а вьгхс,:,е элемента И-НЕ 24 будет сфсрл"исэвдн сгн;:л 1 огического нуля. Контроль прдьильностл срабатывания логиче 1684927 12ских элементов первой ступени будет проведен на входах третьей и четвертой групп входов триггера-селектора 35 сигналом сравнения с выхода элемента И 33, который будет сформирован через время ЗТр срабатывания элементов НЕ 30 и 31, а также самого элемента И 33. При выполнении условий (2) сигнал "Отказ" на выходе триггера-селектора 35 не появится, в противном случае он будет сформирован, сигнализируя об отказе одного или нескольких логических элементов первой ступени триггера.Функционирование и контроль правильности срабатывания логических элементов второй ступени производится следующим образом, При появлении на синхровходе триггера отрицательного фронта синхросигнала состояние основного триггера (первой ступени) будет передано во вторую ступень по следующей логической ветви: через 2 Тр на выходе элемента И-НЕ 27 будет сформирован сигнал логического нуля. Через время ЗТср на выходе элемента И-НЕ 29 - сигнал логической единицы и через время 4 Т,р на выходе элемента ИНЕ 28 - сигнал логического нуля, Контроль правильности срабатывания будет произведен сигналом сравнения с выхода элемента НЕ 32, который будет сформирован также через время 4 Тср срабатывания элементов НЕ 30, 31, И 33 и самого элемента НЕ 32. При выполнении условий (3) сигнал "Отказ" на выходе триггера-селектора 35 сформирован не будет, В противном случае, т.е, при выполнении условий (5), сигнал "Отказ" формируется на выходе триггера-селектора 35, сигнализируя об отказе одного или нескольких логических элементов второй ступени триггера.В режиме хранения (табл.1, п,7), т.е. при наличии нулевого потенциала на синх ровходе триггера, с выходов элементов И-НЕ 22 и 23 на входы элементов И-НЕ 24 и 25 поступают сигналы логической единицы, подтверждая предыдущее состояние триггера первой ступени. С выходов элементов И-НЕ 26 и 27 на входы элементов И-НЕ 28 и 29 также поступают сигналы логической единицы, подтверждая предыдущее состояние триггера второй ступени.В этом случае контроль правильности хранения предыдущего состояния производится следующим образом, Через время Тср срабатывания элемента НЕ 30 производится сравнение состояний в точке А с состоянием сигнала на прямом выходе триггера и в точке А с состоянием сигнала на инверсном выходе триггера. Такое же сравнение производится через время 4 Тср с момента появления сигнала логического нуля на син 5 10 15 20 25 30 35 40 45 50 55 хровходе триггера стробом срэвне ия с выхода элемента НЕ 32,Функционирование и контроль правильности срабатывания логических элементов структуры триггера каждого разрядав остальных режимах его функционирования (табл., п.п.2.3 и 7) производится аналогичным образом.Таким образом, в процессе подсчетаимпульсов триггер каждого разряда непрерывно контролируется на правильностьсрабатывания и, в случае отказа формирует насвоем выходе "Отказ", сигнал высокого логического уровня.Двоичный счетчик, содержащий в каждом разряде вышеописанный триггер, работает следующим образом,Для установки двоичного счетчика в исходное состояние на вход Вг устройстваподают сигнал нулевого логического уровняи затем на вход В устройства подается такжесигнал нулевого логического уровня, а насинхровход С устройства - импульс. Приэтом на выходе элемента ИЛИ-НЕ 8 вырабатывается сигнал нулевого логического уровня, который закрывает третьи группывходов элементов ЗИ-ИЛИ 12.1-12.4, первые и вторые группы входов которых такжезакрыты следующими сигналами: первыегруппы входов закрыты нулевым логическим уровнем сигнала с выхода элементаИЛИ-Н 9, так как на входе Ч 2 устройства- сигнал логической единицы, а вторые группы входов - нулевым сигналом с выходаэлемента И 10, так как на его инверсномвходе присутствует сигнал логической единицы с выхода элемента НЕ 7. Таким образом, на выходах элементов ЗИ-ИЛИ12,1-12.4 формируется сигнал логическогонуля, что приводит к формированию на выходах элементов И-НЕ 14.1 и 14,2, 2 И-ИЛИНЕ 17.1 - 17,3 сигналов логической единицы.Следовательно, с приходом синхроимпульса с С-входа устройства через элемент НЕ 6триггеры 5.1-5,4 установятся в состояниелогического нуля.При исправном состоянии всех основных триггеров 5,1 - 5,4 на их Е-выходах присутствует сигнал логического нуля. В этомслучае сигналами с инверсных выходов элементов ИЛИ/ИЛИ-НЕ 15,1-15.4 открытыследующие логические элементы устройства: элемент И-НЕ 14,1 и первая группа входов элемента 2 И-ИЛИ 18,1, вторая группавходов элемента 2 И-ИЛИ-НЕ 17.1 и перваягруппа входов элемента 2 И-ИЛИ 18,2, вторая группа входов элемента 2 И-ИЛИ-НЕ17.2 и первая группа входов элемента 2 ИИЛИ 18.3, вторая группа входов элемента2 И-ИЛИ-НЕ 17,3 и первая группа входовэлемента 2 И-ИЛИ 18.4. Одновременно с ЭТИМ ЗВКРЫВВЮТСЯ СЛЕДУЮЩИЕ ПО;, лР элементы устройства; первая группа Вц.В элементов 2 И-ИЛИ-НЕ 17,1-17,3, в 1 рье группы входов элементов 2 И-ИЛИ 18 1 18,4, элементы И 16.1 - 18,4 и элементы ИЛИ/ИЛИ-НЕ 15.1 - 15,4,Рассмотрим два основных режима функционирования двоичного счетчика; установка его гредварителс ная, отличное от нуля состояние и подгчет импульсовУстановка двои ног счетчика В состояние, равное информации нэ входах О,- 0 4, производится следующим образом Нд вход Ч 2 устройства подается сигнал логического нуля, на Вход С устрс йства синхроимпульс отрицатепьнои полярности, на вход Й - сигнал логической единицы, на выходы Р 1 и Ч( сигналы логического нуля и на выходы 0,1-0,4 - и формация о предварительной установке двоичного счетчика. В этом случае открываются первыегруппы входов элемелп Ов ЗИ-ИЛИ 12.1-12,4и на их выходэх формируюгя сигналы,идентичные сигналам на соответствущихвходах 0,1 - 0.4 устройст Вд. Э ги сигналы через элементы И-Н Е (4,1 2 И-И,Ч И-Н Е 17,117.3 поступают на инверсные 0-входьтриггеров 5.1-5.4, которые с приходом синхроимпульса устанавливаются в состояния,равные состояниям нд соотвегствующихвходах 0.1 - 0,4 устройства. Значения состояний триггеров 5,1-5.4 через первыеруппьвходов элементов 2 И-ИЛИ 18.1 18,4 пОступают на разрядные выходы с 1;-С( 4 устройства, Выход триггера 5.5 В этом случаеотключен закрытой Второи группой входовэлемента 2 И-ИЛИ 18,4.Подсчет импульсов поступающих нэсинхровход С устройства, прглзводится поСЛЕДУЮЩЕЙ ЛОГИЧЕСКОЙ ВЕТВИ ПРЕДпаГаЕМОго двоичного счетчикэ. Нд вьходдх К, Ч., Р(,Ч 1 при этом присутствуюг синэпы логической единицы, а на вход С устройства поступают синхроимпульсыС входа С устроиства импульсы поступают через элемент НЕ б на си хровходытриггеров 5.1 - 5.4, которые с приходом каждого синхроимпульса излсняют свое состояние в зависимости от гредыдущего своегосостояния и состояния тригеров предыдущих разрядов,Рассмотрим пример годс 1 д синхроимпульсов с предвэритепь Ои устднопкойдвоичного счетчика В состояни "10 г 1" . т е.перед режимом в двоичный счет ик былизанесены единичные сосго,ия в тргрь5.1 и 5.4, В этом случае еди и ные состояния с выходов элементов 2 И-ИЛИ 18 1 и 18 4 10 15 20 25 30 35 40 45 50 55 открывают следующие эленеы дэ 1СЧЕтЧИКа: тРЕтЬИ ГРУППЬ ВХОДОВ ЭПЕмено311 (11 12,1 и 12 4 (вторые руп ы.эти . е элементов закрыт, этими кс глдмиих инверсным вход 1 м, ворыепы Вхсдов элементов ЗИ-ИЛИ 12 2 и 12Вторм входам.риггеры разрядс в изменят свои сс ьЯНИЯ (ИЛИ СОХРаНЯт ПРЕДЫДУЩИЕ СОСтол и-следующим образом,С приходом синхроимпульсд триггег1установится в состояние "0, тдк кдк всг тригруппы элемента ЗИ-ИЛИ 12,1 будут зд.рсты гервач группа входов закрыта нупс, ,сигналом с выхода элемента ИЛИ-(-(Е 9 сторая группа входов дининлм сигнале свыхода элемента 2 И 1111 1 Я.1 нд сс и Вссный входи третья группа гкопов у; лсигналом с выхода элемента 11(Е 13 1С приходом синхроимпуп;-д(и,р 5 2установится в единичог гостов иг:., л ьэлементе ЗИ-ИЛИ 12 2 открд 1(ъдч г р, ;пд входов с выхода эпеменд И (О с дсдээлемента 2 И-ИЛИ 18 1 и нупсяыл п,т; ,;алом с выхода эпеменга 2 И ,1111 18 2 н;инверсный вход Спедовдтеп нп;ный уровень сигнала чсгсз эт ;.т г"; 1; ,пу входов элем тд ЗИ И,1(Ч 12 1,пьюгруппу ВходОВ эпемснэ 21 ,л и,"1где он инвертируется, погтуп;:т д и р:НЫй О-ВХОД трИГГЕра 5 2, Кпт рьй С р ХОдом синхроимупьг.д успи "л; гд, т Вединичное состояниеТриггер 5.3 с приходпм синхро 1,сзОстается в своем прнел .уэе.с ,;,гтонии по спедуюцим по 1 г " -. ри руппы элемента ЗИ И,г(1 " 3 к рты перваягруппа входов нупвым,.инэпом г . ыходдэлемента ИЛИ-НЕ 9, Втордчру л входр-нулевым сигндпол -. ход,п.г 2 ИИЛИ 18,2 и третьярупд гкг;.:,сылсигналом с выхода эг,ьсс д "," 1,." 1 3Следовательно, нд Вы. ЗД э,с лс тд ЗИИЛИ 12,3 будет сформл(,ОВ;г;: нпп пг,гиеского нуля, который через втор;ю гу увходов элемента 2 ИЛИ 1 Е2 . ,рдит прежнее нупесое спг пч ис тсг;рд5,3,Триггер 5.4 с приходом и,голпупьс;достается В своем прсжнм едичном состоянии по следующил причидм Б эелетеЗИ-ИЛИ 12,4 в этом спудс атр,д трет.,яГруППа ВХОДОВ С ЬЫОдВ ЭПлНтОВ 211 ИЛИ 18.4, ИЛИ-НЕ 8 1 И-Н 1 1 4 БО; па ему триггер 5.1 с пр,;одсл синхр; импуп "гдОстанется В прсжлсл 1 длОл Г) и Таким образом, с приходл гсрвого синхроимпупьсд двоичный сче-ч к примет состояние "10,0", т,е. измеит свое состоядующих элементов ИЛИ/ИЛИ-НЕ, что, в свою 40 45 50 55 ние на " 1". С приходом второго синхроимпульса прецлааел 1 ый двоичный счетчик примет состояние "1011" по следущему алгоритму работы.Триггер 5.1 установится в единичное состояние, так как открыта вторая группа входов элемента ЗИ-ИЛИ 12,1 сигналами с выхода элемента И 10 и с выхода элемента 2 И-ИЛИ 18.1 нулевой сигнал на инверсный вход),Триггер 5.2 остается в единичном состоянии, так как в этом случае открыта третья группа входов элемента ЗИ-ИЛИ 12.2 сигналами с выходов элементов 2 И-ИЛИ 18,2, ИЛИ-НЕ 8 и И-НЕ 13,2 соответственно,Триггер 5,3 остается в нулевое состоянии, так как все три гругпы входов элементов ЗИ-ИЛИ 12.3 закрыты сигналами с выходов элементов ИЛИ НЕ 9, 2 И-ИЛИ 18,1 и 18.3 соответственно.Триггер 5,4 остается в единичном состоянии, так как открыта третья группа входов элемента ЗИ-ИЛИ 12,4 сигналами с выходов элементов 2 И-ИЛИ 18,4, ИЛИ-НЕ 8 и И-НЕ 13.4 соответственноПодсчет третьего, четвертого и т.п, импульсов производится аналоги ным образом. При достижении двоичным счетчиком состояния, равного "1111", на его выходе Р 2 формируется единица переноса, что позволяет образовать из нескольких предлагаемых двоичных счетчиков двоичный счетчик большей разрядносги,При отказе каксго либо одного из основных триггеров 5,1-5 4 на его выходе Р появляется сигнал лсгической единицы, который, поступая на сответствующий элемент ИЛИ /ИЛИ-Н Е 15.1 - 15,4, приводит к смене сигналов нэ выходах данного и послеочередь, приводит к перестройке(автоматической рекснфигурации) работоспособной структуры предлагаемого счетчика, При отказе одного из основных триггеров на выходе элемента ИЛИ 19,2 также формируется сигнал логической единицы, что приводит к формированию сигнала "Частичный отказ" на соответствующем выходе двоичного счетчика.Рассмотрим пример, когда отказал триггер 5,2 второго разряда. В этом случае на выходе Р триггера 5.2 формируется сигнал логической единицы, что приводит к формированию на инверсных выходах элементов ИЛИ/ИЛИ-НЕ 15,2-15,4 сигналов логического нуля и сигналов логической единицы на их прямых выходах, Так как на прямом выходе элемента ИЛИ/ИЛИ-НЕ 15.4 также сформирован сигнал логической единицы, то нэ выходе элемен 1 а ИЛИ 19.2 5 10 15 20 25 30 35 появляется сигнал "Частичный с:з" В результате смены сигналов на выхсдах элементов ИЛИ/ИЛИ-Н Е ткрываются следующие логические элемент. давильного счетчика: первые группы входов элементов 2 И-ИЛИ-НЕ 17.2 и 17,3, элемент И НЕ 14,2 и вторые группы входов элементов 2 И-ИЛИ 18.2-18.4, Одновременно с этим закрываются следующие логические элементы двоичного счетчика; элемент 2 И-ИЛИ-НЕ 17.1 по двум группал 4 входов (пс; а" я группа входов сигналом с прямого вькода элемента ИЛИ/ИЛИ-НЕ 15.1. а вторая - сигналом с инверсного выхода элемента ИЛИ/ИЛИ-НЕ 5.2), вторые группы входов элементов 2 ИИЛИ-НЕ 17,2 и 17,3 и первые группы входов элементов 2 И-ИЛИ 18,2-18.4.В режиме занесения параллельного кода информации предустэнова с входов 0,1-О.4 устройства двоичный счетчик в этом случае работает следующим образом,Сигнал с входа Оустройства через открытую первую группу входов элемента ЗИИЛИ 12,1, элемента И-НЕ 14.1 поступает на инверсный О-вход триггера 5.1. Сигнал с входа О.2 устройства через открытые первую группу входов лемента ЗИ-ИЛИ 12,1 и первую группу входов элемента 2 И-ИЛИ-НЕ 17.2 поступает на инверсный О-входтриггера 5,3. Сигнал с входа О.з устройства через открытые первуюруппу входов элемента ЗИ-ИЛ 1" 12,3 и первуо группу входов элемента 2 И-ИЛИ-НЕ 17,3 поступает на инверсный О-вход триггера 5.4. Сигнал с входа 0.4 устройства через открытую первую группу входов элемента ЗИ-ИЛИ 12.4 и элемент И-НЕ 14.2 поступает на инверсный О-вход триггера 5.5, С приходом на вход С устройства синхроимпульса отрицательной полярности триггеры 5 1, 5,3-5,5 устанавливаЮтся в состояния, соогветствуюгцие со:тояниям на входах О,1-О,; устройства. Сигнал с прямого выхода триггера 5,1 через открытую первую группу входов элемента 2 И.ИЛИ 18,2 поступает на разрядный выход 0,1 устройства. Сигнал с прямого выхода триггера 5,3 через открытую вторую группу входов элемента 2 И-ИЛИ 18.2 поступает на разрядный выход 0,2 устройства, Сигналы с прямых выходов триггеров 2 И-ИЛИ 18.3 и 18,4 на разрядные выходы 0 з и 0.4 устройства соответственно. Выход триггера 5,2 заблокирован закрытой второй группой входов элемента 2 И-ИЛИ 18,1 и первой группой входов элемен гэ 2 И-ИЛИ 18,2,Таким образом, н гез ьэте формирования сигнала на выходе триг ера 5.2 "Отказ" происходит а ггоматическая перестройка работоспособной сруктчры двоич 17 16349275 10 15 20 25 ЗО 35 40 45 50 55 ного счетчика по принципу вытеснен,я иэ нее триггера 5.2.Подсчет импульсов в случае отказа триггера 5.2 производится следующим образом При нулевом состоянии триггера каждого разряда, кроме 5.2, и единичном состоянии триггеров предшествующих разрядов этот триггер 5.при помощи открытого состояния второй группы входов соответствующего элемента ЗИ-ИЛИ 12 устанавливается в единичное состояние с поступлением очередного синхроимпульса. При предыдущем единичном состоянии триггера соответствующего разряда и при единичном состоянии триггеров предыдущих разрядов даный триггер 5. 1 с приходом очередного синхроимпульса устанавливается в нулевое состояние, В остальных случаях триггеры разрядов сохраняют свое прежнее состояние. Обход отказавшего триггера 5,2 также осуществляется закрытым состоянием элемента 2 И-ИЛИ-НЕ 17.1 по обеим группам входов и закрытым состояниям элемента 2 И-ИЛИ-НЕ 17.1 по обеим группам входов и закрытым состоянием первой группы входов элемента 2 И-ИЛИ 18,2 и второй группы входов элемента 2 И-ИЛИ 18.1.Переход на работоспособную структуру двоичного счетчика при отказе триггера первого, третьего и чертвертого разрядов производится аналогичным способом,При отказе двух и более основных разрядов на выходе элемента ИЛИ 19 формируется сигнал "Отказ" устройства в целом, который, сигнализирует о том, что необходима замена счетчика в целом,.так как имеющийся резерв в структуре устройства недостаточен для покрытия возникших отказов. На входы элемента ИЛИ 19 поступают сигналы с выходов элементов И 16.1 - 16,4, которые последовательно учитывают количество отказавших триггеров во всех разрядах, Появление отказа в двух и более триггерах приводит к выработке единичного логического сигнала на выходе одного из элементоа И 16,1 - 16,4 и, следовательно, к выработке аналогичного сигнала на выходе элемента ИЛИ 19,1, Появление отказа в одном из триггеров 5,1 - 5,5 приводит к формированию сигналов "Частичный отказ" на выходе элемента ИЛИ 19.2, сигналиэирующего о том, что в двоичном счетчике уже есть отказ одного из триггеров, и устройство имеет критическуюработоспособную структуру,Таким образом, техническое решение двоичного счетчика позволяет осуществить непрерывный контроль за правильностью срабатывания осноьных его злементов - триггеров 5.1-5,5 и, в случае отказа одного из них произвести автсматическое восста, вление ра.о;.о. собности, что в конечном случае пя ы,"е 1 н дежность работы устройства в це, сч.Формул. азобретения Двоич н ы й с ." тчи к, содержащий два элемента НЕ, два элемента ИЛИ-НЕ, два элемента И, четыре основных и резервный разряды, первый г азряд содержит триггер, два элемента И-НЕ элемент ЗИ-ИЛИ и элемент ИЛИ/ИЛИ-ЕЕ, второй - четвертый разряды содержа триггер, элемент И-НЕ, элемент ЗИ-ИЛИ элемент ИЛИ/ИЛИ-НЕ, элемент 2 И-ИЛИ-НЕ и элемент 2 И-ИЛИ, резервный разряд содержит триггер, элемент И-НЕ и элемент 2 И-ИЛИ, причем синхровход С устройства соединен с входом первого элемента НЕ, выход которого соединен с синхровходом триггера каждого, включая и резервный, разряда Й-вход устройства соединен с входом второго элемента НЕ, выход которого соединен с первыми входами первого и второго элементов ИЛИ-НЕ, и с иньерсным входом второго элемента И, вход /2 управления режимом работы устройства соединен с вторыми входами вторых элементов ИЛИ-НЕ и И, вход Р 1 разрешения переноса устройства соединен с третьим входом второго и с первым входом первого элемента И устройства, вход Ч управления режимом работы устройства соединен с четвертн ым входом второго элемента И, выход которого соединен с первьми входами первых элементов И-НЕ и с первыми входами вторых групп входов элементов ЗИ-ИЛИ каждого разряда. входы О,.О.а параллельной предустановки устроиства соединены соответственно с вторым входом первой группы входов элемента ЗИ-ИЛИ одноименного разряда, выход первого элемента ИЛИНЕ устройства соединен с вторым входом третьей группы входов элемента ЗИ-ИЛИ каждого разряда, выход второго элемента ИЛИ-НЕ устройства соединен с вторым входом первого элемента ИЛИ-НЕ и с первыми входами первых групп входов элемента ЗИИЛИ каждого разряда, выход первоо элемента И-НЕ каждого разряда соединен с третьим входом третьей группы входов элемента ЗИ-ИЛИ одноименного разряда, выход элемента ЗИ-ИЛИ первого разряда соединен со вторым входом второго элемента И-НЕ одноименного и с первым входом первой группы входов элемента 2 И-ИЛИНЕ второго разрядов, выход элемента ЗИИЛИ второго и третьего разрядов соединен с первым входом второй группы входов элемента 2 И-ИЛИ-НЕ одноименного и с первым входом первой группы входов элемента 2 И-ИЛИ-НЕ последующего разрядов, выход