Широкодиапазонный логарифмический аналого-цифровой преобразователь

йленк пце в,кии и 088.8) е свидН 03 свидет Н 03 етельство ССС С 3/20, 1985 ельство СССР И 1/62, 1980. ри- льв тоем вт ого ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗ ВТОРСНОМУ СВИДЕТЕЛЬСТ(57) Изобретение относится к измтельной технике и может быть испэовано в различных устройствахчисле селективных с преобразованчастоты полуавтоматического иматического измерения и допусков контроля уровнеи амплитудно-частотных характеристик в логарифмическом масш" табе в широком динамическом диапазоне уровней с малой погрешностью и высокой разрешающей способностью. Изобретение позволяет расширить динамический диапазон, повысить разрешающую способность н расширить области применения, Это достигается тем, что в преобразователь, содержащий измерительный усилитель 1, выпрямитель 4, узкодиапазонный логарифмический аналого-цифровой преобразователь 5, компараторы 6-10, блок 20 опорных напряжений, блок 11 управления, введены регулируемый аттенюатар 3, преобразователь 13 кода, сумматоры 14 и 15, Ж регистры 16 и 7, блок 18 синхронизации. 3 з.п, ф-лы, 8 ил., 1 табл.С:1580557 19 Т Уб 77 Т 7 Мс каскада является. выходомизмерительного усилителя, аналоговый вход которо- го через фильтр соединен с первым входом первого аналогового мультиплексо 5 ра, первый выход которого соединен с первым входом второго аналогового мультиплексора, второй вход которого через усилитель соединен с вторым выходом первого аналогового мультиплек сора, второй вход которого и третий вход второго аналогового мультиплексора объединены и соединены с первым выходом дешифратора, выход второго аналогового мультиплексора является выходом первого усилительного каскада,второй, третий, Ч твертый, пятый ишестой входы дешифратора соединенысоответственно с первыми входами управляемых усилителей второго, третьего,четвертого, пятого и шестого усилительных каскадов, входы деиифратораявляются входами управления измерительного усилителя, второй вход управляемого усилителя является входом соответствующего усилительного каскада,кроме первого, а выход фильтра -выходом соответствующего усилительного каскада, кроме первого.,ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101Изобретение относится к измерительной технике и может быть использованов различных устройствах (в том числеселективных, с преобразованием частоты) полуавтоматического и автоматического измерения и допускового контроляуровней, затуханий, амплитудно-частотных характеристик в логарифмическоммасштабе в широком динамическом диапазоне уровней с малой погрешностьюи высокой разрешающей способностью.Целью изобретения является расширение динамического диапазона, повыше ние разрешающей способности и расширение области применения.На фиг.1 приведена функциональнаясхема предлагаемого преобразователя;на фиг,2 - временные диаграммы работы преобразователя; на фиг.З - функциональная схема блока синхронизации;на фиг,4 - функционапьная схема блокауправления; на фиг.5 - временные диаграммы работы блоков управления и синхронизации; на фиг,б - функциональная 25схема измерительного усилителя; нафиг.7 - временные диаграммы переходных процЕссов в регулируемом аттенюаторе; на фиг.8 в семейство диаграмм,поясняющих движение преобразователя 30в определенных координатах,Широкодиапазонный логарифмическийаналого-.цифровой преобразователь(фиг.1) содержит измерительный усилитель 1, входную шину 2, регулируемый аттенюатор 3, выпрямитель 4, узкоциапазонный логарифмический аналого-цифровой преобразователь 5 (УЛАЦП),компараторы 6-10, блок 11 управления,входы 12 преобразователя 13 кода, сумма 4торы4 и 15, регистры 16 и 17, блок 18синхронизации, шину 19 "Установка нуля", блок .20 опорных напряжений и выход 21.На фиг.2 диаграмма 22 изображаетимпульсы частоты синхронизации, поступающей на первый вход блока 18, диаграмма 23 - импульсы, поступающие спервого выхода блока 18 на вход синхронизации УЛАЦП 5, диаграмма 24 - импульсы, поступающие со второго выхода блока 18 на тактовый вход блока 11,диаграмма .25 - импульс записи, поступающий с третьего выхода блока 18 навход записи регистра 16, диаграм 55ма 26 - импульсы записи, поступающиес четвертого выхода блока 18 на входзаписи регистра 17, диаграмма 27импульс "Установка нуля", поступающий с шины 19 "Установка нуля" на второй вход блока 18, диаграмма 28 импульс "Установка", поступающий с пятого выхода блока 18 ла первый и второй входы "Установка" блока 11. Моменты времени: Т 1 - передний фронт, Т 2 - задний фронт импульса "Установка нуля", ТЗ - передний фронт, Т 5 задний фронт импульса "Установка", Т 4 - момент первого (при установке нуля) переключения коэффициента усиления измерительного усилителя 1, Т 5 - также начало перестройки регулируемого аттенюатора 3, Тб - окончание перестройки регулируемого аттенюатора 3, Т 7 - окончание переходных процессов, Т 7 до Т 8 - один такт преобразования УЛАЦП 5, Т 8 - запись результата в регистр 16 (фиг.1),окончание режима установки нуля.Блок 18 синхронизации (фиг.З) содержит первый 29 и второй 30 входы блока, делитель 31 частоты, инвертор 32, триггер 33, делитель 34 частоты, триггер 35, первый 36 и второй 37 делители с дешифратором, элементы И 38 и 39, выходы 40-44 блока синхронизации.Блок управления (фиг.4) содержит третий информационный вход 45, первый вход 46 "Установка", тактовый вход 47, первый 48 и второй 49 информационные входы, триггеры 50.1 и 50.2. элементы И 51.1, 51,2, 51.3 формирователь 52 короткого импульса, инвертор 53, элементы ИЛИ-НЕ 54.1 и 54,2, счетчик 55, элемент И 56, блок ограничения кода, содержащий цифровые компараторы 57 и 58, первые выходы 59, четвертый 60 и пятый 61 информационные входы, второй вход 62 "Установка", инвертор 63, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 64, элемент ИЛИ 65, триггер 66, тактовый генератор 67, элемент И 68, блок ограничения кода, содержащий цифровые компараторы 69 и 70, счетчик 71, вторые выходы 72.На фиг.5 диаграмма 73 изображает сигнал на выходе делителя 31, диаграмма,74 - сигнал на инверсном выходе триггера 33, диаграмма 75 - сигнал на выходе инвертора 32, диаграмма 76 - сигнал на выходе делителя 34, диаграммы 73 и 76 (фиг,5) приведены для случая и = 10 п = 2, где п и и- коф гэффициенты деления делителей частоты 31 и 34 (при этом предполагается, что делители 31 и 34 работают по по 15805ложительным перепадам); диаграмма 77- сигнал на инверсном выходе триггера 35; диаграмма 8 - сигнал, на втором выходе счетчика 36 диаграмма 79 -Э5 сигнал на прямом выходе триггера 66, диаграмма 80 - интервал счета счетчика 71; диаграмма 81 - сигнал на прямом выходе триггера 50.1, диаграмма 82 " диаграмма на прямом выходе триггера 50.2. Обозначения диаграмм 22-28 и моментов времени Т 1-Т 8(фиг.5) те же, что на фиг.2.Измерительный усилитель (фиг.б) содержит аналоговый вход 83 вход 84 управления, шины 84.1-84,6 управления усилительными каскадами, фильтр 85.1, первый усилительный каскад 86.1 содержит аналоговые мультиплексоры 87.1 и 87.2 и усилитель (с фиксированным коэффициентом усиления) 88.1, последующие усилительные каскады 86.2- 86.6 содержат соответственно управляемые усилители 88,2-88.6 и фильтры 85.2-85.6,аналоговым выходом иэмери тельного усилителя является выход 89. Управление усилительных каскадов 86.2- 86.6 осуществляется комм;тацией с помощью аналоговых ключей (на Фиг.б не показаны) по шинам управления 84.1-30 84.6, сигналы на которых определены кодом И на входе 84 управления и дешифратора 90.Широкодиапазонный логарифмический аналого-цифровой преобразователь35 (фиг.) работает следующим образом.Измерительный усилитель 1, коэффициент усиления которого может прини.мать дискретные значения с шагом Ь Л (дБ) в зависимости от выходного кода блока 11, охвачен обратной связью через блоки 3,4,6,7 и 11. условием стационарного состояния этой системы, выполнение которого анализирует блок 11, вырабатывающий код И ,является условиеО 0, (ПБОК; (1) где П - напряжение на входе УЛАЦП 5,л имеющего диапазон (зону) точного логарифмирования(2)П 05д ц , и " первое и пятое опоРные01 фнапряжения, поступающиесоответственно с первогои второго выходов блока 20. 57 6Условие (1) является инверсиейдизъюнкции логических функцийГ = (ППЦ 01) и Р - . (Г (Ь" ), выполняемых соответственно компараторами 6 и 7. При невыполнении условия (1)блок 11 увеличивает или уменьшает кодМна единицу в ту или другую сторонудо тех пор, пока условие (1) не будетвыполнено. Этим осуществляется грубоелогарифмирование входного напряженияпреобразователя с разрешающей способ-.ностью, определяемой шагом квантования Ь коэффициента передачи иэмерительного усилителя 1, а результатгрубого логарифмирования отражаетсявеличиной кода 1, вес младшего разряда которого раве Ь. Для обеспеченияустойчивости системы изменение кодаИ происходит в дискретные моментывремени, определяемые фронтами импульсов с частотой повторения, поступающей на тактовый вход блока 11 (фиг.2,диаграмма 24),При выполнении условия (1) происходит преобразование напряжения ПиУЛАЦП 5 в код И с разрешающей способностью (дБ), равной весу младшегоразряда преобразователя 5 (фиг,1).Коды И и И поступают на суммаптор 14: И- непосредственно, а Бчерез преобразователь 13 (его выходной код И = и 1), так что выходнойкод первого сумматора 141 = И + М ) = М +п И, (3) где и - коэффициент преобразованияблока 13, который для обеспечения равенства весовмладшего разрядов кодов Ии 1 должен удовлетворятьсоотношениюи =бТаким образом, выражение (3) есть результат логарифмирования входного напряжения преобразователя, причем динамический диапазон определен измерительным усилителем, а разрешающая способность в пределах Р и (2) УЛАЦП 5,Соотношение между диапазоном 0преобразователя 5 и шагом квантования Ь усилителя 1 выбраноПл ) 2 Ьд (4) Это позволяет "просматривать". с высокой разрешающей способностью, беэ переключения усилителя, участок дина мического диапазона протяженностью(81 Вот любого выбранного уровня.Кроме того, выражение (4) также гарантирует (наряду с дискретизацией момен 5тов переключения усилителя 1) устойчивость) так как после любого переключения усилителя 1 рабочая точка попадает внутрь диапазона Рв и отстоитот любого его края не менее чем на веОличину.1,В регйстре 16 может быть записанксд Н,соответствующий любому выбранному уровню на входе преобразователя.При этом выходной код преобразователя 15(после вычитания в сумматоре 15)11 с 11 со (5)является центрированным и улучшаетудобство пользования преобразовате"лем при измерении,амплитудно"частотных 2 Охарактеристик.Предусмотрено два режима работыпреобразователяф режим измерений ирежим установки нуля.В режиме измерений на выходах бло" 25ка 18 действуют импульсные сигналы,диаграммы которых приведены на фиг,2(фиг. 1), временное положение этих им- ЗОпульсов соответствует завершению преобразования, например, записи результата в регистр преобразователя 5, импульсы 24 (фиг,2) определяют моментыпереключения коэффициента усиленияизмерительного усилителя 1, импульса-ми 26 информация с выхода суммато-.ра 15 (фиг.1) записывается в регистр 17.В режиме установки нуля (при этом 40входной уровень преобразователя должен быть неизменным) осущес"гвляетсяавтоматическая регулировка коэффициентапередачи,аттенюатора 3 с тем,чтобы по окончании установки нулявходное напряжение УЛАЦП 5 находилосьвнутри достаточно узкого интервала"ОЬ" о"е ) (6)где Па)0 з - пороги срабатывания компараторов 9 и 10 соответственно.Эти компараторы выполняют логическиефункцииЕ Р),11 оЖь)По ) . (7)55Диапазон перестройки регулируемогоаттенюатора 3 должен быть для обеспечения воэможности выполйб=ния условия (б) при любом входномуровне.Установка нуля, осуществляется за четыре фазы,Первая фаза " интервал времени(Т 1, Т 4). После прихода на шину 19"Установка нуля" импульса длительностью Т 2-Т 1 (Фиг.2, диаграмма 27),длительность и положение которого навременной оси относительно импульсовчастоты синхронизации (фиг,2, диаграмма 22) могут быть произвольными,на пятом выходе блока 18 формируетсяимпульс "Установка" (фиг.2, диаграмма 28), Фронты которого жестко связаны с импульсной последовательностью 24(фиг.2 и который поступает на входы"Установка" блока 11, Фиг,1).В момент ТЗ) соответствующий переднему Фронту ймпульса 28 (фиг,2),блок 11 подготавливается к возможномуувеличению коэффициента усиления измерительного усилителя 1. В момент ТЗблок 11 устанавливает фиксированныйкоэффициент передачи Кблока 3. С момента времени ТЗ до момента Т 4 заканчиваются переходные процессы блоков 3и 4 и устанавливается выходное напряжение компаратора 8, выполняющего логическую функциюГ = Е (ци ) . (9)Если к моменту Т 4 Р = О, то аттенюатор 3 (фиг.1) перестраивается довыполнения условия (6),начиная с момента Т 5 до Тб. Если к моменту Т 4Р = 1, то это означает, что напряжение 11 слишком мало, настолько, чторегулируемый аттенюатор 3 не в состоянии его увеличить до выполнения условия (6),Вторая фаза Т 4-Т 5. В этом случаеблок 11 в момент Т 4 увеличивает усиление усилителя 1 на одну ступень.Третья фаза. За время Т 5-Т 6 перестраивается аттенюатор 3. К моментуТ 7 заканчиваются переходные процессыв усилителе 1, аттенюаторе 3 и выпря- .мителе 4.Четвертая фаза. До момента Т 8УЛАЦП 5 осуществляет логарифмированиенового значения Ц . В момент Т 8 счетвертого выхода блока 18 на вход записи регистра 17 поступает одиночныйимпульс 25 (фиг,2), после чего выходной код преобразователя согласновыражения (5) равен нулю. При последующих . изменениях входного напряженияпреобразователя отсчеты результата происходят,от уровня, зафиксированного при установке нуля.Во время режима обнуления, длящегося с момента Т 1 до момента Т 8 (фиг.2) импульсы записи на регистр 7 с четвертого выхоца блока 18 синхронизации не поступают для предотвращения прохождения на выход преобразова теля кодов, соответствующих переходным процессам. После момента Т 8 коэффициент передачи аттенюатора 3 остается фиксированным до следующего обнуления, а преобразователь работает так же, как до момента ТИтак, после обнуления диапазон значений входных уровней, в пределах которого их можно измерить с высокой разрешающей способностью, расширяетсяПь по сравнению со значением +до4(12)Это имеет особо важное значение, 30например, при измерении АЧХ, в частности, фильтров, когда необходимо промерить любой участок АЧХ с максимальной разрешающей способностью и минимальной погрешностью.35Блок 18 синхронизации (фиг.1) работает следующим образом.Делитель 36 (фиг.З) формирует насвоих выходах импульсы с длительностью, определяемой периодом частоты 40 синхронизации Е(поступающей на вход 29) и периодом повторения, определяемым коэффициентом деления и, делителя 31 (диаграммы приведены для и,= 1 О). Работой делителя управляет 45 триггер 33. Наличие инвертора обусловливает опережение передним Фронтом импульса 28 переднего фронта импульса 24 (фиг.2 и 5),Делитель 37 формирует на выходе 44 импульс 28 (фиг.2 и 5) "Установка", дли - тельность которого определяется коэффициентами деления и делителя 31 и п делителя 34 (диаграммы приведены для п г = 2), а Фронты импульса 28 привязаны к последовательности 2455 (фиг. 2 и: 5) .Элемент 39 по сигналу с триггера 35 прекращает подачу импульсов 26 записи (фиг.2 и 5) информации в регистр 17, Элемент 38 выделяет из последовательности,формируемой на пер"вом выходе делителя 36, один импульс,поступающий через выход 42 на входзаписи регистра 16 (фиг,2 и 5, диаграмма 25).Блок 1 (Фиг.4) работает следующимобразом.Код Иснимается на выход 59блока со счетчика 51.Предполагается,что счетчик управляется следующимисигналами: изменения кода происходят по положительным перепадам на тактовам входе и логической "1" на входе разрешения, увеличение кода происходит при логической единице на входереверса, уменьшение - при логическомнуле. Ограничение возможных состоянийсчетчика осуществляют цифровые компа- .раторы 57 и 58 и элементы 51.2 и 51,3.Направление счета формируется сигналом с входа 48. Моменты переключения определены фронтами импульсов свхода 47. Разрешение на счет (логическая на входе разрешения) врежиме измерений формируется элементами 54.1 и 54.2 с входов 48 и 49, ав режиме установки нуля - также свхода 45 элементом 51,1 через триггеры 50,1 и 50.2,Код снимается с выхода счетчика 71.Разрешение на счет в виде логическойединицы формируется триггером 66(фиг,5) по переднему фронту импульса 28 (фиг 2 и 5), выключение триггера 66 осуществляется через элементы63-65 по достижении напряжением Цзоны (6) по командам с входов 60 и 61или через элементы 56, 68, 65,69 и 70,если код принимает одно иэ граничныхдопустимых значений, анализируемыхцифровыми компараторами 69 и 70. Направление счета определено сигналом свхода 60 через инвертор 63 (при логической единице на выходе инвертора кодувеличивается). Скорость перестройкизависит от частоты генератора 67. Установка фиксированного коэффициентапередачи аттенюатора 3 происходит поимпульсу 28 "Установка" (фиг.2 и 5)с входа 62.Измерительный усилитель (фиг.6)работает следующим образом.Переключение усилительного каскада 86.1 осуществляется аналоговыми1580557 12 ределяется: в радиочастотном варианте- шумами первого каскада (усиление по кас. кадам с этой целью распределено неравномерно - первый каскад имеет мгксимальное усиление), в варианте усилителя постоянного тока - шумами и смещением первого каскада. В известном преобразователе усиление каскадов одинаково (каскады идентичны), следовательно на погрешность преобразования повлияют смещение и шумы нескольких первых каскадов, к которым должны быть предъявлены более жесткие требования одновременно по шумам (смещению) и динамическому диапазону, В предлагаемом преобразователе требования к первому каскаду 86.1 (фиг,6) и к совокупности каекадов 86.2-86.6 как к двум отдельным частям могут быть снижены,а в результате этого параметры всего усилителя улучшаются.Дешифратор 90, который может быть выполнен на основе постоянного запоминающего устройства, реализует следующую таблицу,мультиплексорами 87.1 и 87.2, приэтом при больших уровнях входного сигнала усилитель 88.1 из усилительноготракта выключается. Структура фиг.6допускает выполнение измерительного5усилителя как в радиочастотном варианте, так и в внде усилителя постоянного тока. В первом из них фильтрывыполняютея полосовыми, усилитель 88 -Омалошумящим. Во втором варианте фильт"ры выполняются в виде фильтров низшихчастот, усилитель 88.1 - с малымсмещением (например, с модуляциейдемодуляцией), Расширение диапазонапреобразователя обеспечивается: в область больших уровней - применениемусилителей 88.2-88,6, не обладающихдостаточно большим диапазоном, носпособных передавать большие уровни,в область малых уровней - применениеммалошумящего 1,смалым смещением) усилителя 88.1, который при больших уровнях из тракта выключается,Погрешность преобразования всего 25преобразователя при малых уровнях опг Код К, скад86.1 86.2 86.3 86.4 86.5 86.6 2 3 4 5 6 20 дБ 20 дБ 0 0 0 0 0 0 0 0 1 0 1 0 1 1 1 1 1 1 11 1 1 1 1 1 1 186.6 уменьшает ступеньку усиления до 10 дБ. Такой вариант управления является более-менее оптимальным с учетом требований к величине диапазона, количеству каскадов при задгнной величине ступеньки усиления.До момента ТЗ входное напряжение блока 5 находится в зоне (1). В момент ТЗ коэффициент передачи аттенюа 50Каскады 86.2-86.5 управляются унитарным кодом в пределах 0 6 Бу 9 и далее при 10113. Переход Н - 9 =РЮ = 10 характеризуется вклюГчением каскада 86.1 и выключением каскада 86,5. Каскад 866 управляется младшим разрядом двоичного кода К, причем младший разряд в формировании унитарного кода не участвует, Каскад 40 дБ 20 дБ0 0 О 1 0 О 2 0 1 3 0 1 4 0 1 5 0 1 6 0 1 7 0 1 8 0 1 9 0 1 10 1 1 11 1 1 12 1 1 13 1 1 20 дБ 10 дБ0 0О 10 000 0О 10 00 11 01 1О 00 11 О1 145 К = К = 1При установке веР Р максличина Кр уменьшается на 6 дБ (участок 4-3), П выходит из зоны (1), вмомент Т 4 происходит увеличение усиления усилителя на одну ступень участок 4-4). тора 3 принудительно устанаьливаетсяК= Кр = 0,5. Диапазон перестройки Врлежит в пределах 0,25:(К Р 1, а 12 ДБ,т.е. Пр)Ь, Увеличивать РР выше этойг 5величины нецелесообразно, так как приэтом возрастают требования к диапазонуусилителя 1. Как видно из фиг.5, импульс 28 охватывает два импульса последовательности 24, импульсами которой переключается счетчик 55 (фиг,4),следовательно, за время ТЗ и Т 5 усилитеЛь 1 может переключиться два раза. Из них первое переключение (фиг.8,момент Т 4) отводится для возвращения 151) в зону (1), второе - для переводаП из 30 ны Щ)п 11 о 5) В 30 нУ (Ц)1 в 1104 )вт.е, в зону, из которой блок 3 дастиПоз+ По 4гает уровня иоП р и м е р 1 (фиг.7) .В исходномсостоянии перед обнулением 11 ( Оо,(участок 1-0).К р = 1 рмин = 0,25. При этом приустановке К р увеличивается до 0,5, 25т. е. на 6 дБ (участок- 1) . В моментТ 4 усиление усилителя 1 уменьшаетсяна одну ступень по команде с компаратора 6 (участок- 2).К р = Кр = 0,5. Коэффициент передачи аттенюатора 3 не изменяется (участок 1-3).К р = 1 щ - . При установке К р умень.шаетсЯ до Кр = 0,5, т.е. на 6 дБо(участок 1-4),35Во всех случаях примера 1 к моменту Т 5 1) находится В зоне досягаемостиаттенюатором уровня 1 в,П р и м е р 2. 1) ) 1)Рассмотрим один из случаев К р = 40Кр = 0,5. При установке Кр не изменяется (участок 2-1).Случай К р = К ас= 1. При установ-.ке величина Кр уменьшается на 6 дБ(участок 3-1),П Р им е Р 3. П 4)По.К р = 0,5 (участок 4-0). При уста новке величина К р не изменяется (участок 4-1).Кр = Кр м= 0,25. При установкевеличина Кр увеличивается на 6 дБ(участок 4-2). Во всех случаях примера 3, к моменту Т 9 0411 о,Триггер 50,2 (фиг,4)переходит в"1" в момент Т 4 фиг.2, диаграмма 89)и в момент Т 4 не влияет на работусчетчика 55 (фиг.4),В момент Т 9 (фиг.7 и 5), еслиОп (По, логическая ".1" с выхода схемыИ 51.1 (фиг.4) через элементы 54.1и 54.2 дает разрешение счетчику 55 насчет (предполагается, что по входуразрешения счетчик 55 считает приРо = 1), При этом, если ) удовлетворяет (1) - на входе 48 - "Лог.О", ана входе реверса счетчика 55 - "Лог.",число В в счетчике 55 увеличиваетсяна единицу, усиление усилителя 1 увеличивается на одну ступень ( фиг.7,кривые на участке 5-1). Поскольку ступень усиления Ь, = 10 дБ больше, чемсоотношение уровней 11 о 4 и Гою(около8 дБ), то к моменту Т 5 П попадает взону досягаемости аттенюатора 3. Смомента Т 5 перестройкой аттенюатора 3ВыВОдится В зону По 1 ПОЪНа фиг.8,а показано семейство диаграмм, поясняющих движение системыв координатах входной уровень блока 1 -входной уровень блока 5 оси логарифмические) для случая Р :ЗЬВ конкретном Варианте исполнениявыбрано 0 =20 дБ, Ь,1 = 10 дБ. Движение системы происходит в соответствиис семейством диаграмм фиг.8,б. Припереключении усилителя 1 рабочая точка каждый раэ попадает в (логарифмическую) серединку диапазона Р.Число возможных состояний счетчика 55, (фиг,4) Определяется диапазоном преобразователя и величиной ступени усиленияР 30 дБ- 3.Ьд 10 дБ Коэффициент деления и, делителя 31 определяет соотношение частот 22 (фиг,5) и частоты дискретизации преобразователя. В конкретном варианте исполнения выбрана частота дискретизации 1 кГц (время преобразования 1 мс). с такой частотой Выдает информацию УЛАПЦ 5 и переключается усилитель (фиг.5, импульсы 24, приведены для и,= 10). Коэффициент деления и делителя 4 определяет количество импульсов последовательности 24переключений усилителя в режиме установки нуля.Преобразователь 13 кода в конкретном варианте исполнения осуществляет умножение кода Б на 1000,5Таким образом, предлагаемый преобразователь по сравнению с известными имеет более широкий динамический диапазон, возможность работы с радиочас тотными и постоянными напряжениями любой полярности, обеспечивает уменьшение погрешности преобразования до величины, определяемой измерительным усилителем, реализацию разрешающей способности уэкодиайазонного ЛАЦП в любой выбранной точке динамического диапазона, отсчет результата,преобразования относительно любого выбранного уровня. 20 Формула изобретения1. Широкодиапазонный логарифмический аналого-цифровой преобразователь содержащий измерительный усилитель, 25 аналоговый вход которого является входной шиной, выпрямитель, узкодиапазонный логарифмический аналого-цифровой преобразователь, первый и второй компараторы, первые входы которых 30 объединены, а вторые входы соединеныс соответствуюшими выходами блока опорных напряжений, блок управления, о т л и ч а ю щ и й с я тем, что, с целью расширения динамического диапазона, повышения разрешающей способности и расширения области применения за счет возможности работы .с биполярными радиочастотными сигналами, в него введены регулируемый аттенюатор, преобразователь кода, два сумматора, два регистра,.блок синхронизации, три компгратора, причем выход измерительного усилителя соединен с аналоговым входом регулируемого аттенюатора, выход ко торого соединен с входом выпрямителя, выход которого соединен с первыми вхо дгми второго, третьего, четвертого и пятого компараторов и с аналоговым входом уэкодиапазонного логарифмического аналого-цифрового преобразователя, выходы которого соединены соответственно с первыми входами первого сумматора, выходы которого соединены соответственно с первыми входами второго сумматора и с соответствующими кодовыми входами первого регистра, выходы которого соединены с соответствующими вторыми входами второго сумматора, выходы которого соединены с соответствующими вход".ми второго регистра, выходы которого являются выходной шиной, вторые входы третьего, четвертого и пятого компараторов соединены соответственно с третьим, четвертым и пятым выходами блока опорных напряжений, выходы первого, второго и третьего компараторов соединены соответственно с первым, вторым и третьим. ин" формационными входами блока управления, первые выходы которого соединены соответственно с входами преобразователя кода и входами управления измерительного усилителя, выходы преобразователя кода соединены соответственно с вторыми входами первого сумматора, выходы четвертого и пятого компараторов соединены соответственно с четвертым и пятым информационными входамиблока управления, вторые выходы которого соединены соответственно с входами управления регулируемого аттенюатора, первый вход блока синхронизации является шиной синхронизации, второй вход является шиной установка нуля", первый выход блока синхронизации соединен с входом синхронизации узкодиапазонного логарифмического аналого-цифровогс преобразователя, второй выход блока синхронизации соединен с тактовым входом блока управления, третий и четвертый выходы соединены с входами записи соответственно первого и второго регистров, пятый выход соединен с первым и вторым входами установки блока управления.2. Преобразователь по п.1, о т - л и ч а ю щ и й с я тем, что блокуправления выполнен на трех триггерах, пяти элементах И, формирователе короткого импульса, двух инверторах,двух элементах ИЛИ-НЕ, двух счетчиках, четЫрех цифровых компараторах, тактовом генераторе, элементе ИЛИ, элементе ИСКЛЮЧАЮЩЕЕ ИЛИ, третий информационный вход блока является первым входом первого элемента И, первый вход установки блока является тактовым входом первого триггера, информационный вход которого является шиной логической единицы, тактовый вход блока является тактовым входом второго триггера и счетным входом первого счетчика, первый информационный вход блока яв" ляется входом первого инвертора и первыми входами первого элемента ИЛИ-НЕ и второго элемента И, второй информа"50 ционный вход блока является вторым входом первого элемента ИЛИ-НЕ, инверсный выход первого триггера соединен с входом установки в "О" второго триггера, прямой выход которого соеди- нен с вторым входом первого элемента И, выход которого соединен с третьим входом первого элемента ИЛИ-НЕ, инверсный выход второго триггера сое динен с его информационным входом и через формирователь короткого импульса с входом установки в пОи первого триггера, выход первого инвертора соединен с входом реверса первого счетчика и с первым входом третьего элемента И, выход первого элемента ИЛИ-НЕ соединен с первым входом второго элемента ИЛИ-НЕ выход второго элемента И соединен с вторым входом второго элемента ИЛИ-НЕ, выход третьего элемента И соединен с третьим входом второго элемента ИЛИ-НЕ, выход которого соединен с входом разрешения первого счетчика, выходы которого являются 25 первыми выходами блока и через первый и второй цифровые компараторы соединены соответственно с вторыми входами третьего и второго элементов И, четвер - тый информационный вход блока являет- ЗО ся первыми входами четвертого элемента И, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ ичерез второй инвертор соединен с первым входом пятого элемента И и с входом реверса второго счетчика, пятый информационный вход блока соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вхо т, установки блока соединен с тактовым входом третьего триггера и с входом установки второго счетчика, выходы 40 четвертого и пятого элементов И соединены соответственно с первым и вторым входами элемента ИЛИ, третий вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход - с входом 45 установки в "0" третьего триггера, ин. формационный вход которого является шиной логической единицы, прямой выход третьего триггера соединен с входом разрешения второго счетчика, установочные входы которого являются шиной фиксированного кода, выход тактового генератора соединен со счетным входом второго счетчика, выходы которого являются вторыми выходами блока и . ,через третий и четвертый цифровые компараторы соединены соответственно с вторыми входами четвертого и шестого элементов И, вторые входы первого,второгс 1 третьего и четвертого циф ровых компараторов являются шинами соответствующих опорных кодов.3. Преобразователь по п.2, о т - л и ч а ю ш и й с я тем, что блок синхронизации выполнен на двух элементах И, двух делителях с дешифратором, двух триггерах, двух делителях частоты и инверторе, вход которого объединен с тактовым входом первого триггера и соединен с выходом первого делителя частоты, а выход инвертора через второй делитель частоты соединен с тактовым входом первого делителя с дешифратором, вход установки которого объединен с первым входом первого элемента И и соединен с прямым выходом второго триггера, первый выход первого делигеля с дешифратором является четвертым выходом блока, второй выход соединен с первым входом второго элемента И, второй вход которого соединен с первым выходом второго делителя с дешифратором, а выход соединен с входом установки второго триггера и является пятым выходом блока, информационный вход второго триггера является шиной логической единицы, тактовый вход является вторым входом блока, вход первого делителя частоты объединен с тактовым входом второго делителя с дешифратором и является первым входом блока, первый и вторые выходы которого являются соответственно вторым и третьим выходами второго делителя с дешифратором, четвертый выход которого соединен с вторым входом первого элемента И, пятый выход соединен с входом установки в 0 первого триггера, инверсный выход которого соединен с входом установки в 0 второго делителя с дешифратором, информационный вход первого триггера является шиной логической единицы, выход первого элемента И является третьим выходом блока.4. Преобразователь по п.1, о т л и ч а ю ш и й с я тем, что измерительный усилитель выполнен на фильтре, дешифраторешести последовательно соединенных усилительных каскадах, первый усилительный каскад выполнен на двух аналоговых мультиплексорах и усилителе, второй, третий, четвертый, пятый и шестой усилителььые каскады выполнены на последовательно соединенных управляемом усилителе и фильтре, выход фильтра шестого усилительного: