Устройство для умножения

(51) С 06 Р 7/52 ОПИСАНИЕ ИЗОБРЕТЕНИЯ У ВИДЕТЕЛ Н АВТОРСКОМ вычисли испольических тельных ышение йстве,двенадца элемент ластитностижетнии ариф"ных тся к о и, в ча ия, и м постро электроетения - повышение бысти регистры 1,ауффеайу следовательн ретий входы ав/ф 1 ф фф ладается на первый ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И 03 НРЫТИЯМПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИ(57) Изобретение относится ктельной технике и может бытьзовано при построении арифмеустройств электронных вычислмашин. Цель изобретения - побыстродействия. Новым в устр 1Изобретение относивычислительной техник устройствам умноженбыть использовано приметических устройстввычислительных машинЦель изобрродействия,На фиг.1-4 изображена схема устройства; на фиг.5 - алгоритм получения частичных произведений, одинаковых по весу.Устройство для умножения:содержит п-разрядный сдвиговый регистр 1 множителя, а-разрядный сдвиговый регистр 2 множимого, у -разрядный сдвиговыйиуправляющий регистр 3, у групп трехвходовых элементов И 4 из четырех,содержащем и-разрядный сдвиговый регистр множителя, и-разрядный сдвиго-.вый регистр 2 множимого, три полусумматора, элемент ИЛИ, (2 п) основных сумматоров, (2 п) дополнителвных сумматоров, 2 п-разрядный регистррезультата, является введение и/2 разрядного сдвигового управляющегорегистра, и/2 групп трехвходовых,эле"ментов И и группу элементов ИЛИ, чтопозволило формировать в каждом тактене более двух частичных произведений одного веса разрядов и уменьшитьвремя суммирования частичных произ"ведений. 1 табл., 5 ил. ти, соответственно, 4(п)ов Й.4, группу элементов ИЛИ 5п ииз четырех 2 входовых, восьми (у - 1)входовых, соответственно, восьми двухвходовых элементов ИЛИ, первый полусумматор 6,(2 п) основных сумматоров.7, второй полусумматор 8, элемент ИЛИ9, (2 п) дополнительных сумматоров10, третий полусумматор 11, 2 п-разрядный регистр 12 результата, инфор-.мационные входы 13-16 устройства,установочный вход 17 устройства.Устройство для умножения. работает.следующим образом,В исходном состояни2,3 и 12 обнулены,Множитель А = а, 17358421735842 ОМАР юула Составитель Е. МурзинРедактор Л. Гра ре йнь титв ит Лодпис аказ 1816 ж и ГКНТ СС о еюавив ие еи и ите еие и авеПроизводственно-издательский комбинат "Патент", г, Укгород, ул, Гагарина, 101 Государственног 113035омитета поМосква, Жтениямокая на оплоаиобц 5 И)И аюи рз лянраоб.- г Корректор Л. Пилипенкови и атитит ткрытиям и д. 4/51устройства, причем на первый вход,иначиная с у-го разряда, а на третийивход, начиная с (у + 1) ГО РазрядаОдновременное множимое ВЬ 1 у Ъго о о Ъ у Ь э о оЬ-+ - +22 гпоследовательно подается на второйи четвертый входы устройства, причем11на второй вход начиная с го раз2ряда, а на четвертый вход, начинаяис (2 + 1)-го Разряда,В первом такте одновременно с множителями на установочный вход устройства поступает единичный сигнал,который записывается в первый разиряд - -разрядного сдвигового управля 2ющего регистра.В каждом такте одновременно с записью разрядов множимого и множителя в и-разрядном сдвиговом регистре 1 множителя и и-разрядном сдвиговом регистре 2 множимого происходит сдвиг информации .на один разряд,ипричем в - старших разрядах проиС 2ходит сдвиг информации в направлениииОт и,го к (2 + 1) му разряду д В младших разрядах происходит сдвиг информации в направлении от первого.ик 2 у разрядуСигнал с выхода старшего разряда и-разрядного сдвигового, регистра 1 множителя поступает на входы первоУ го и и/4 первых четных трехвходовых элементов И 4 первой 4.1, второйи4,2, соответственно, 2 -й 4,и/2 групп,а сигнал с выхода первого разрядаэтого регистра поступает на входыпоследнего и - последних нечетных4трехвходовых элементов И 4 первой4,1, второй 4.2, соответственно,и и2 2й 4.- групп.Сигнал с выхода старшего разрядаи-разрядного сдвигового регистра 2множимого поступает на входы.(- + 1) первых нечетных трехвходовыхШ4элементов И 4 первой 4.1, второй 4,.2и . исоответственно, у -й 4,у групп, а сиг 7358424нал с выхода первого разряда этогорегистра поступает на входы (- + 1)4последних четных трехвходовых элемен"тов И 4 первой 4.1, второй 4.2, сои . иответственно й 4.- групп12 2Сигнал с выхода первого разряда 1010 2 -разрядного сдвигового управляющего регистра 3 поступает на входы трехвходовых элементов И 4 первой группы 4.1.1, 4,1.2, 4,13, 4,1,4, сигнал с выхода второго разряда этогорегистра поступает на входы трехвходовых элементов 4 второй группы4,2,1, 4,2,24,2,12, соответствени20нб, сигнал с выхода го разряда2и2 -разрядного сдвигового управляющего регистра 3 поступает на входы трехвходовых элементов И 4 группыи24 2,1 4 2 24.- (4 и2В результате на выходах элементовИ 4 первой, второй; соответственно,и302-й групп Формируются в каждом такте .компоненты частичных произведений,причем в одном такте формируются неболее двух одинаковых по весу компонент.35 иВ первом такте в первый разряди-разрядного сдвигового регистра 1множителя будет записано значениеи-+11г и40а в и-и разряд - значение - .-го раз 2ряда амножителя А, ОдновременноХв первый разряд и-разрядного сдвигового регистра 2 множимого будет заиписано значение (- + 1)"го разряда2Ь множимого В, а в и-й разрядг+1 изначение 2 -го разряда Ъмножимог Вч ф и50о В. При этом в первыи разряд раз 2рядного сдвигового управляющего регистра будет записано единичное значе,ние.На выходах элементов И 4 первой5 группы 4.1,1, 4.1.2 4,1,3, 4,1,4сформируются компоненты первого частичного произведения а Ьяа Ьг г г %1 и ю Л 1а Ь, аЬ. На основныхф 1- 1 15173 сумматорах 7 и дополнительных сумматорах 10 они просуммируются с промежуточным значением суммы частичных произведений (в .первом такте ее значение нулевое), и результат в виде первой промежуточной, суммы записыва. ется в 2 и-разрядный регистр 12 результата.Во втором такте одновременно со сдвигом инФормации в первый разряд и-разрядного сдвигового регистра 1 множителя будет записано значениеи(- + 2)-го разряда а множителя А,2 яа в и-й разряд " значение (- - 1)-го2 разряда аи множителя А. ОдновреЗвменно в первый разряд и-разрядного сдвигового регистра 2 множимого буидет записано значение (- + 2)-го2разряда Ьи множимого В, а в и-й- фЯира.эряд - значение (- - 1)-го разряда2Ь я . множимого В. При э-ом во второй разряд и-разрядного сдвигового управляюцего регистра 3 будет записано единичное значение.На выходах элементов И 4 второйгруппы 4,2.1, 4,2,2,4,2,12 сФор"мируются. компоненты второго частичноного произведения а Ь , а Ь2 . а ъаЬ, аЬ, аЬп2 2 "2аг, 2 эЙЪ а Ь а Ьг а аа Ь, аЪ+,, 2а Ьа Ъа Ьп.Уф 2 2+На основных 7 и дополнительных 10 сумматорах зти компоненты суммируются вместе с первой промежуточной суммой частичных произведений, и результат в виде второй промежуточ" ной суммы записывается в 2 и-разряд" ный регистр 12 результата.В ь-м такте одновременно со сдвигом инФормации, в первый разряд и- разрядного сдвигового регистра 1 мно 1, и жителя будет записано значение (2 + + О-го разряда а, множителя А, вии-й разряд " значение (- - д + 1)-го2разряда а, множителя А, Одновре-+4менно в первый разряд й-разрядного сдвигового регистра 2 множимого будет5842и2записано значение (- + )-го разрядаЬ, множимого В, а в и-й разрядизначение (- -+ 1).-го разряда2Ь , множимого В. При этом в -йф-+1иразряд разрядного сдвигового уп 2равляющего регистра 3 будет записано единичное значение. а, Ь а, Ь-+ - 4.2 а, Ь, - -+2 -- , + г 2 а, Ь - -+ - -+ 3 г. 2 Ь - + 2а- -+12 Ь , а Ъ2 2- Ф .-- -+а2 25 а., Ъ , а Ь- -ф а. Ьа, Ь,-з + - + -2 2 2а. Ь, а., Ь2+ + - ф,30На основных 7 и дополнительных1 О сумматорах, полусумматорах 6,8и 11 и с помощью элемента ИЛИ 9 компоненты -го частичного произведениясуммируются со значениями (-1)-й З 5 промежуточной суммы В 2 и-разрядныйрегистра 12 результата записываетсязначение д-й промежуточной суммы.иВ м такте одновременно со сдви 2гом инФормации в первый разряд и-разрядного сдвигового регистра 1 множителя будет записано значение старшего разряда а множителя А, в и-йразряд - значение младшего разряда45 аи множителя А. Одновременно в первый разряд и-разрядного сдвиговогорегистрамножимого будет записанозначение старшего разряда Ь. множимого В, а в и-й разряд - значение млад щего разряда Ь множимого В, Причиэтом в й разряд разрядного сдви 2. 2гового управляюцего регистра 3 будетзаписано единичное значение.и 55 На выходах элементов И 4 й2ппы 4.у 1 4 у 2 4 у(4 и 4)сФормируются компоненты у-го частич"и На выходах элементов И 4 -й группы 4.31, 4.д.2..4.1 (8 (д). + 4)сФормлруются компоненты -го частич ного произведения. а- м ау Ь а,Ь, а,Ь, а,Ь, апЬ аЬ, аЬ, аЬэ, аЬ,а,Ьи,2 а Ь аЪп-г ап Ъ, аЬ а.,Ъ, аЬ.На основных 7, дополнительных 10 сумматорах, полусумматорах 6,8 и 11и с помощью элемента ИЛИ 9 компонениты - -го частичного произведения2 суммируются вместе со значениями и(- - 1)-. й промежуточной суммы частичных произведений, и значение результата записывается в 2 п-разрядный регистр 12 результата, причем в младший его разряд записывается значение сигнала с выхода элемента И 4 и ий групп 4,- (4 п) сформировав 2Ушего компоненту частичного произведения аЬ, .В результате работы устройства на 2 п-разрядном регистре 12 результата оудет находиться окончательное значение произведения.В таблице даны номер разряда регистра результата и формируемые компоненты частичных произведений. формула изобретения Устройство для умножения, содержащее и-разрядные сдвиговые регистры множимого и множителя (и - разрядность сомножителей, четное), элемент ИЛИ, три полусумматора (2 п) основных сумматоров разрядов, (2 п) дополнительных сумматоров разрядов и 2 п-разряднцй регистр результата, причем выходы переноса и суммы первого полусумматора соединены соответственно с первыми входами элемента ИЛИ и первого дополнительного сум" матора (2 п)-го разряда, выход переноса которого соединен с вторым входом элемента ИЛИ, выход которого соединен с входом 2 п-го разряда: 2 п-разрядного регистра результата, вход К-го разряда которого соединен соответственно с выходом суммы дополнительного сумматора К-го разряда (К = и + - + 1.2 п - 1), выход пеи2реноса дополнительного сумматора 1-го разряда соединен с третьим вхо" дом дополнительного сумматора (1-1)-го 5 10 15 Ю 25 30 35 40 45 50 55 ь празряда (1 =,и + у + 12 п), выход суммы дополнительного сумматора Ф,1-го разряда соединен соответственно с входом 3-го разряда 2 п-разрядного регистра результата (14,.-" 2 ф выход -го разряда которого соединен соответственно с первым входом основного сумматора 1-го разряда, выход суммы второго полусумматора соединен с входом второго разряда 2 празрядного регистра результата, выходы третьего разряда и каждого р-го разряда которого соединены соответственно с первыми входами основных сумматоров третьего и р-го разрядовп п(р = - + 3и + - - 1) выход22 фи суммы основного сумматора (и + --2 1)-го разряда соединен с первым вхоФдом дополнительного сумматораи(и + 2 - 1)-го разряда, входы и-х разрядов и и-разрядных сдвиговых регистров множителя и множимого соединены соответственно с первым и вторым информационными входами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстрочи деиствия, в него введены 2 -разрядный сдвиговый управлящий регистр, и/2групп трехвходовцх элементов И (из 4,124(п) элементовИ, группаэлеиментов ИЛИ (из четырех - -входовых вось"2Угп,ми (- - 1)-входовыхвосьми двухвходовых элементов ИЛИ), причем первые входц трехвходовых элементов И в каждои -й группе объединены и соединены соответственно с выходом -го разряда и/2-разрядного сдвигового управля- .иющего регистра ( 1 1) выход и-го разряда и"разрядного сдвигового регистра множимого соединен с вторыми входами (- + 1) первых нечетных .4трехвходоеых элементов И в каждой -й группе (ш - число трехвходовых . элементов И в соответствующей группе). третьи входы которых соединены с выходами соответствующих разрядов и-разрядного сдвигового регистра множителя, выход первого разряда и-разрядного сдвипового регистра множимого соединен с вторыми входами,вых элементов И в каждой -й группе, третьи входы которых соединены с выходами соответствующих разрядов и- разрядного сдвигового регистра множителя, выход и-го разряда которого соединен с вторыми входами первого и - первых четных трехвходовых элеЩ4ментов И в каждой -й группе, третьи входы которых соединены с выходами соответствующих разрядов и-разрядного сдвигового регистра множимого, выход первого разряда п"разрядного сдвигового регистра множителя соединен с вторыми входами последнего и Япоследних нечетных трехвходовых 4элементов И в каждой -й группе,третьи входы которых соединены с выходами соответствующих разрядов п-разрядного сдвигового регистра множимого, -е входы элементов ИЛИ группы соединены с выходами соответствующих весу разряда трехвходовыхи и элементов И Й-Й группы (Й у, 2 - 1 1)соответственно, выход первогои трехвходового элемента И й группы2 соединен с первым входом первого полусумматора, второй вход которого соединен с выходом (2 п)-го раэря" . да 2 п-разрядного регистра результата, выходы второго и четвертого трехвхоидовых элементов И й группы соеди 2иены с первыми входами основных сум. маторов (2 п)"го и (2 п)-го раз" рядов соответственно, выходы третьего и (4 п)-го трехвходовых элеменптов И й группы соединены с вторы 2ми входами основных сумматоров (2 п) -го и третьего разрядов соответст" венно, выходы четных и нечетных элементов ИЛИ группы соединены соответственно с вторыми и третьими входа ми основных сумматоров соответствующих весу разрядов, выходы (4 п)-го и (4 п)-го трехвходовых элементов И й группы соединены соответствен 2и + - +.2 2 п) соединены соотиветственно с. первыми входами дополни.- тельных сумматоров Ч-го и К-го разрядов, выход суммы дополнительного 30 сумматора э-го разряда соединен сосоответственно с входом з-го З 5 .разряда 2 п-разрядного регистраи ирезультата (э = - + 1 п + -), вы 2 2и и иходы ( + 1) го(- + 2)-го, (- + 4 р + 2)-го и 1-го разрядов которого соединены соответственно с первыми вхоидами основных сумматоров (у + 1)-го,(- + 2)-го . (- + а)-го и 1-го разо и2 .245 рядов, входы первых разрядов и-разрядных сдвиговых регистров множителя .и множимого соединены соответственнос третьим и четвертым информационнымивходами устройства, установочный вход 0 которого соединен с входом первогоиразряда разрядного сдвига управ 2ляюцего регистра. 1035842но с первым и вторым входами второгополусумматора, выход (4 п 4)-го трехивходового элемента И й группы сое .2динен с входом первого разряда 2 празрядного регистра результата, входтретьего разряда которого соединенс выходом суммы третьего полусумма тора, первый вход которого .соединенс выходом переноса второго полусумматора, а выход переноса - с третьимвходом дополнительного сумматорачетвертого разряда, выход переноса 15дополнительного сумматора ц-го разряда соединен с третьим входом дополнительного сумматора (ц + 1)-го разряда соответственно (ц = 4 п +иЮ 2+ -), выход переноса основного сумматора з-го разряда соединен соответственно с вторым входом дополнительного сумматора (з+1)-го разряда(в32 п), выход суммы основно" 25 го сумматора третьего разряда соединен с вторым входом третьего полусумматора, выходы суммы основных сум.маторов 1-го и 1-го разрядов Ос =+ МсМ асМб 3 б ОсМб саьб МсМ