Устройство для управления преобразователем

А 1 4630 1 дЯ О 2 М 7/ д т.,ТЕНИЯ жения в пе-льной илиформойожет бытьгарантирователям иременное оянного на вазисинусоид инусоидально пряжения, ив установках ступенчат выходно го использов а ванног менног о СССР1981,СССР1981. ляется возможностей строист ается т ия напр ействую ает на а. Э м, Еяже щи на к электобразоСОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИИ ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) УСТРОЙСТВО ДЛЯ УПРАВЛОВРАЗОВАТЕЛЕМ(57) Изобретение относитсяротехнике, а точнее к пр ния потребителей переЦелью изобретения яврение функциональных и области применения Цель изобретения достичто в режиме отслеживаие сети 15 чере" быстро переключатель 11 постуузку 16. Также напря-о 2 -юг Ь .1 дьзоо иУА йИх юодю ИодуЬ дбlХРд Иадх дФЮРР1246300 Составитель А.Меркуловаедактор Н.Бобкова Техред В.Г(адар Корректор Е.Сирохман е 4 Проектная Ужгоро иэводственно-полиграфическое предприя 4017/52 Тираж 631 ВНИИПИ Государственно по делам изобретен 113035, Москва, Ж, Годпкомитета СССРи открытийшская наб д.1 жение сети 15 поступает на вход вто рого аналого-цифрового блока 10, где преобразуется в кг д 2 . Код Е отличается от программного кодана величину не более заданной. На выход блока 2 контроля разности кодов поступает код 2 . При нулевом значении кода Ц,гоступающего с выхода первого аналого-цифрового блока 8 на вход нуль-органа 12, с выхода последнего подается сигнал на обнуляющий вход блока 1 формирования сигнала, пропорционального программному мгновенному значения ступенчато-аппроксимированной синусоиды, который обнуляется т.е. код К на его выходе имеет нулевое значение. Таким образом, ликвидируется смещение Фазы напряжения, соответствующего программному коду, отно 46300сительно фазы напряжения сети, которое возникает, если частота на,пряжения сети отличается от частотыпрограммного сигнала. В случае, когда мгновенное напряжение сети отклоняется от программного значения на величину больше допустимой, на выход блока 2 поступает код, а с управляющего выхода блока 2 подается сигнал на управляющий вход переключателя 11, Нагрузка 16 отключается от сети 15 и подключается к инверторному блоку 14. Таким образом, преобразователь переводится из режима холостого хода в рабочий режим и принимает на себя нагрузку. Частота и форма выходного напряжения при,цальнейшей работе определяется1/программным кодом л , т.е. блоком 1. 8 ил.Изобретение относится к электро- . технике, а точнее к преобразователям постоянного напряжения в переменное с квазисинусоидальной или ступенчатосинусоидальной формой выхоцного на пряжения, и может быть использовано в установках гарантированного питания потребителей переменного тока.Цель изобретения - расширение функциональных возможностей и области применения устройства.На Фиг. 1 приведена функциональная схема устройства для управления преобразователем; на фиг. 2 - функциональная схема блока контроля раз ности кодов; на Фиг. 3 - задатчик допустимого отклонения кодов, на Фиг. 4 - коммутатор на фиг. 5 - блок формирования сигнала в виде двоич - ного кода, значение которого про порционально программному мгновенному значению ступенчато-аппроксимированной синусоиды, на фиг, 6 - пороговое устройство, на фиг. 7 - диаграммы напряжений, на фиг, 8 - функциональная схема силового преобразователя код -напряжение.Устройство управления преобразователем постоянного напряжения в переменное содержит блокформпро- ЗО вания сигнала, значение которого пропорционально программному мгновенному значению ступенчато-аппроксимированной синусоиды, блок 2 контроля разности кодов, цифровой компарагор 3, логические элементы 4 и 5 сравнения, генератор 6 импульсов, реверсивный счетчик 7, первый аналого-цифровой блок 8, измерительный выпрямитель 9, второй аналогоцифровой блок 10, быстродействующий переключатель. 11, нуль-орган 12.Изображены также последовательно соединенные блок 13 формирования , мгновенного значения выходного сигнала и инверторный блок 14 преобразователя, сеть 15, нагрузка 16.Выход программного мгновенного значения ступенчато-аппроксимированной синусоиды блока формирования сигнала в виде цвоичного кода, значение которого пропорционально программному мгновенному значению ступенчато-аппроксимированной синусоиды, подсоединен к первому входу блока 2 контроля разности кодов, имеющему два выхода - кодовый и управляющий, кодовый выход блока 2 контроля раз - ности кодов подсоединен к первому входу цифрового компаратора 3, вы1246300 4 ход приоритета числа на первом входе которого подсоединен к первомувходу элемента 4 сравнения, а выходприоритета числа на втором входек первому входу элемента 5 сравнь"ия,к вторым входам элементов 1 и 5 сраннения подключен генератор 6 импульсов, а выходы элементов 4 и 5 сравнения подсоединены к входам (суммирующему и ны ,итающему) реверсивногосчетчика 7, к второму входу цифрового компаратора 3 подсоединен выходпервого аналого-цифрового блока 8,вход которого подсоединен к выходуизмерительного выпрямителя 9, подключаемого входом к выходу иннЕрторного блока 14 преобразователя,входвторого аналого-цифрового блока 10подключается к сети 15, а выход подключен к второму входу блока 2 контроля разности кодов, также к сети 15подключается один силовой вход быстродействующего переключателя 11,второй силовой вход которого подключается к выходу инверторного блока 14, а управляющий вход соединен суправляющим выходом блока 2 контроляразности кодов, выход быстродействующего переключателя 11 подключается к нагрузке 16, выход первого аналого-цифрового блока 8 подключен квходу нуль в орга 12, выход которогоподключен к обнуляющему входу блокаформирования сигнала, пропорционального программному мгновенному значению ступенчато-аппроксимиронаннойсинусоиды, выход реверсивного счетчика 7 подсоединяется к управляющимвходам соответствующих ключевых элементов блока 13 формирования мгновенного значения выходного сигнала. ч 5 50 55 Устройство для управления преобразователем работает следующим образом,На выходе программного мгновенногс .ачения ступенчато-аппроксимигон;." ной синусоида. блока 1 (фиг. 1) формируется код Х, соответствующий мгновенному значению ступенчато-аппроксимиронанной программной синусоиды. Код М поступает на один вход блока 2 контроля разности кодон. на - ругой вход которого поступает код 7 с :хода второго аналого-цифрового блока 10, соответствующий ноненному напряжению сети 15. С выхода ,блок= 2 контроля разности кодов код " или 7. поступает на один вход цифроного компаратора 3, на другойнход которого поступает код Ц, соответствующий мгновенному значениюнапряжения на выходе инверторногоблока 14, В цифровом компараторе 3происходит сравнение этих кодов) (2)У или Х (Е) с Ч . Команда Х (2)Чн виде разрешающего сигнала поступает на вход элемента 4 сравнения, акоманда Х (2) (8 - на вход элемента5 сравнения. В первом случае тактовые импульсы с выхода дополнительного генератора 6 поступают на суммирующий вход реверсинного счетчика 7, во втором случае - на вычитающи вход реверсивного счетчика 7.Значение управляющего кода, поступающего с выхода реверсивного счетчика 7 на управляющие входы блокаформирования мгновенного значениявыходного сигнала 3, возрастает(во втором случае - убывает), соответственно возрастает (убывает)мгновенное значение напряжения навыходе блока 13 и инверторного блока 14. Так как напряжение с выходаинверторнбго блока 14 через измерительный выпрямитель 9 поступаетна вход первого аналого-цифрового блока (АЦБ) 8 где преобразуется в код Ц , то соответственно возраста-ет (убывает) значение кода Ч до тех пор, пока не сравняются коды Хи 9 , поступающие на входы цифрового компаратора 3. Измерительный выпрямитель 9 преобразует переменное напряжение с выхода инверторного блока в однополярные полуволны, прежде чем преобразовать аналоговую величину - напряжение в код, т.е, прежде, чем подавать это напряжение на вход АЦБ 8,15 25 Ш р, 35 40 В режиме отслеживания напряжение сети 15 через быстродействующий переключатель 11 поступает на нагрузку 16. Также напряжение сети 15 поступает на вход второго АЦБ 10, где преобразуется в код 2 . При этом кодотличается от программного кода М на величину не более заданной, и на выход 2 блока контроля разности кодов поступает код. При нулевом значении кода Ч, поступающего с выхода первого АЦБ 8 на вход нуль- органа 12, с выхода последнего по,цается сигнал (импульс) на обнуляющий вход блока 1 формирования сиг 5 12 нала, пропорционального программному мгновенному значению ступенчато-аппроксимированной синусоиды, который обнуляется, т,е. приводится в исходное состояние, когда на его выходе код Х имеет нулевое значение. Таким образом, ликвидируется "уход" или смещение фазы напряжения соответствующего программному коду относительно фазы напряжения сети 15., кото. рое неизбежно во"-никает, если частота напряжения сети отличается от час. тоты программного сигнала (кода Х ).В случае, когда мгновенное значение напряжения сети отклоняется от программного значения на величину больше допустимой, т.е. код Г, отличается от кода Х на величину более заданной, на выход блока 2 контроля разности кодов начинает поступать код У , а с управляющего выхода блока 2 контроля разности кодов подается сигнал на управляющий вход быстродействующего переключателя 11,Нагрузка 1 б отключается от сети 15 и подключается к инверторному блоку 14, т.е. к выходу преобразователя. Таким образом, преобразователь переводится из состояния холостого хода или ненагруженного резерва н рабочий режим и принимает на себя нагрузку.Частота и форма выходного напряжения при дальнейшей работе определяются кодом Х, т.е, блоком формирования сигнала, пропорционального мгновенному значению ступенчатоаппроксимированной синусоиды.Блок 2 контроля разности кодов (фиг. 2) содержит вычитающий блок 17, цифровой компаратор 18, задатчик 19 допустимого отклонения кодов, являющийся устройством набора кода, триггер 20, коммутатор 21. Приведены также второй ЛЦБ 10, цифровой компаратор 3, быстродействующий переключатель 11, блок формирования сигнала, пропорционального мгновенному значению ступенчатоаппроксимированной синусоиды.Входы блока 17 вычитания являющиеся входами блока контроля разнос ти кодов, подключены один - к кодовому выходу блока 1, другой - к выходу второго АЦЕ 10, выход блока 17 вычитания подключен к одному нхо ду цифрового компаратора 18 к нто 46300ф рому входу которого подключен задатчик 19 допустимого отклонения кодов, оциН выход цифрового компаратора 18 подсоединен к единичному входу триггера 20, а второй выход -к нулевому входу триггера 20, выходпослецнего подсоединен к управляющему входу быстродействующего переключателя 11 и к управляющему входукоммутатора 21, к информационным ко 5О доным входам которого подключены кодовый выход блока 1 формированиясигнапа пропорционального мгновенному значению ступенчато-аппроксимированной синусоиды, и второго АЦБ 10выход коммутатора 2 1 подсоединен кодному из входов первого цифровогокомпаратора 3.Блок 2 контроля разности кодов 20 работает следующим образом. В блоке 17 вычитания происходит постоянное вычитание, т.е. математическое действие (Е - Х). С выхода блока 17 вычитания код, равный (Е-Х), поступает на один иэ входов цифрового компаратора 18, на второй вход которого подается код с эадатчика 19 допустимого отклонения кодов. В цифровом компараторе 18 происходит постоянное сравнение кода (- Х) с кодом 6 . Если в какой-то момент времени окажется (7 - Х ) 1 Ц,напряжете с выхода компаратора 18 поступает на единичный вход триггера 20, триггер переключается н единичное состояние и с его выхода управляющий сигнал в виде н:апряжения поступает на вход оммутатора 2.1 и на управляющий вход быстродействующего переключателя 11. На выход коммутатора 21 проходит кодпоступающий с выхода блока 1на первый кодовый вход коммутатора 21.В том случае, когда (2 - Ч ) (О, разрешающий сигнал в виде напряжения с выхода цифрового компаратора 18 поступает на нулевой вход триггера 20, который находится в нуленом состоянии. При этом управляющее напря 35 4045 50 С выхода блока 1 формирования сигнала, пропорционального мгновенному значению ступенчато-аппроксимированной синусоиды, код М поступает на первый вход блока 17 вычитания и на первый кодовый вход коммутатора 21. С выхода второго АЦБ 10 код 2 поступает на .второй вход блока 17 вычитания и на второй кодовый вход коммутатора 21.схема задатчика допустимого отклонения кодов (фиг. 3), в котором3. В общем случае дОО Г 2 где максимальное значениехопа ) (для случая четырехразрядного кодаЧ= 15);действующее значениенапряжения в сети (номинальное);предел допустимо о отклонения мгновенного 25 значения напряжения на наг рузке от расчетного.функциональная схема коммутатора 2 1 (фиг, 4) на четыре разряда,выполнена на логических элементах,В состав коммутатора входят восемь элементов И 22-29, элемент НЕ 30 и четыре элемента ИЛИ 31-34. Коммутатор 21 имеет управляющий вход, два кодовых входа (вход А и вход Б) и выход.Схема работает следующим образом, Н:. кодовый вход А (элементы 22- 25) поступает код Ч, на кодовый вход Б (элементы 26-29) поступает код Е . Если на управляющий вход не поступает управляющий сигнал, то на выход коммутатора 21 поступает код 2, так как элементы 22-25 закрыты, а состояние элементов 26-29 определяется кодом 2, так как на их разрешающие входы поступает напряжение с выхода элемента ЗО, Если же ка управляющий вход коммутатора 21 подано напряжение (управляющий сигнал), то на выходе элемента 30 напряжения 50 55 7 1246 жение на коммутатор 2 1 и быстродействующий переключатель 11 не поступает, на вход коммутатора 21 проходит кодпоступающий с выхода второго АЦБ 10 на второй кодовый вход коммутатора 21.5Входящий в состав блока контроля1 разности кодов блок 17 вычитания может быть построено на основе микросхемы К 155 ИПЗ В качестве цифрового компаратора 18 может применяться микросхема 533 СП 1 - схема сравнения двух чисел.Задатчик 19 допустимого отклонения кодов может быть выполнен или в виде ключей (включаемых поразрядно), или на логических элементах. В качестве примера приведена функциональная 300 8нет, элементы 26-29 закрыты, и на выход поступает код 1(В блок 1 формирования сигнала, пропорционального программному мгно венному значению ступенчато-аппроксимированной синусоиды, с четырех- разрядным выходом входят задающий генератор 35, счетчик 36, программируемое запоминающее устройство 37, триггер 38 (фиг. 5). Выход задающего генератора 35 соединен со счетным входом счетчика 36, кодовый выход которого поразрядно подключен к. адресным входам программируемого запоминающего устройства 37, а вы",од переполнения счетчика 36 соединен со счетным входом триггера 38, обнуляющий вход счетчика 36 и единичный вход триггера 38 подключены к общей шине, являющейся обнуляющим входом блока 1 формирования сигнала, пропорционального программному мгновенному значению ступенчатоаппроксимированной синусоиды (фиг. 1).Выходные шины программируемого запоминающего устройства 37 образуют кодовый выход (выход 1), на котором формируется код 1( , а выход триггера 38 является триггерным выходом блока 1, на котором формируются сигналы управления инверторным блоком 14 (фиг. 1).Схема работает следующим образом.При подаче напряжения на обнуляющий вход схема приводится в исходное состояние: триггер 38 устанавливается в единичное состояние, в счетчик 36 записывается "0".В дальнейшем (после снятия обнуляющего сигнала) импульсы с выхода задающего генератора 35 поступают на вход счетчика Зб. На выходе счетчика формируется двоичный восьмиразрядный равномерно возрастающий код, который поступает на вход программируемого запоминающего устройста 37. В соответствии сиэменением кода изменяются номера адресов в программируемом запоминающем устройстве 37, подключенных к его выходу. При этом в адреса программируемого запоминающего устройства 37 должны быть записаны такие значения кода М , которые бы соответствовали аппроксимации синусоиды весовыми значениями кодаТак, для рассматриваемого варианта (четырехразрядный код М , частота выходного напряжения преобразователя 50 Гц) частота на выходе задающегогенератора 35 - 25600 Гц, счетчик 36имеет восьмиразрядный выход и собраниз двух микросхем К 155 ИЕ 5, в качествепрограммируемого запоминающего устройства 37 выбрана микросхема КР 556 РТ 4,таблица соответствий программируемого запоминающего устройства 37 приведена. НомераадресовПЗУ14-18 19-24 25-30 31-36 37-42 43-4849-55 56-62 71-79 80-90 91-106 107-150 151-166 167-177 178-186 187-194 195-201202-208 Значения разрядов кодаПродолжение таблицы Значения разрядов кода(,входПЗУ 1 Х 4 ХЗ Х 2 Х 1 О 0 1 1 1 0 20 9-214 215-220 221-226 О 1О 10 10 0 1 15 227-232 233-238 0 0 239-243 244-249 250-254 255-256 0 0 О 0 0 0 0 В общем случае частоты задающегогенератора 35 где 1 м - выходная частота преобразователя,1 - числаиспользуемых адресов программируемого за 35поминающего устройства 37,при этом числа разрядов счетчика 36:61 ор 1 . Следует указать, чтачем больше число к , тем выше воз 40можная точность аппроксимации синусоиды а при увеличении числа разрядов кода ) при неизменном 1 точность аппроксимации уменьшается.АЦБ предлагаемого устройства должен иметь возможно высокое быстродействие. Наивысшим быстродействиемобладают АЦБ прямого преобразования,Предла ается использовать АЦБ, состоящий из порогового устройства, раз.бивающего измеряемый сигнал на рядо уровней с равномерным квантованиемпа уровню, и шифратор, преобразующийсигнал в виде наличия напряжения наФ входах в М -разрядный двоичныйкод, где М ), 1 о 8 (1+1),Б Уровень входного сигнала, при котором появляется сигнал на очередномвыходе порогового устройства (фиг,б)определяется настройкой делителя на 11 1 пряжения очередного каскада порогового устройства. К выходам порогового устройства подключаются входы :шифратора, который выполняется на .диодах или элементах логики по стандартной схеме. Он преобразует позиционный код на выходе порогового уст. ройства в двоичный код.Нуль-орган 12 (фиг. 1) может быть выполнен в виде последовательного соединения элемента ИЛИ-НЕ с дифференцирующей цепочкой, предназначенной для ограничения времени воздействия нуль-органа 12 на блок 1 формирования сигнала, пропорционального программному мгновенному значению ступенчато-аппроксимированной синусоиды. Число входов элемента ИЛИ-НЕ определяется числом разрядов кода " .Быстродействующий переключатель 11 может быть выполнен на ткристорах или на транзисторах.Силовой преобразователь коц - напряжение (фиг. 8) состоит из последовательно соединенных блока 13 формирования мгновенного значения выходного сигнала и инверторного блока 14.Блок 13 содержит силовые ячейки 39-41 (взято три ячейки), кот рые имеют источники 42-44 напряжения, управляемые ключи 45-47, диоды 48-50,Инверторный олок 14 включает в себя силовые ключи 5 1-54 к обратные диоды 55-58.Каждая из ячеек 39-41 состоит из включенных последовательно источника 42-44 напряжения и управляемого ключа 45-47 и включенного параллельно к ним диода 48-50 причем в про- водящем состоянии ключа анод диода подключен к минусу источника, а катод к плюсу источника, причем анод и катод диода являются и выходными клеммами ячейки (фиг. 8).Так как еличины напряжений ячеек пропорциональны весам разрядов двоичного числа, а управляющие входы ключей ячеек подключены к соответствующим разрядам выхода реверсивного счетчика 7, то напряжение на выходе блока 13 формирования мгно. венного значения выходного сигнала в целом в каждый момент времени пропорционально весу (величкне) двоичного числа на выходе реверсивного счетчика 7.Если импульсы управления постоянной частоты подавать на сукчирую 24 б 300 12 5 10 15 20 а представляло собой ступенчато-аппроксимированные однополярные полу- волны, аналогичные полуволнамна выходе однофазной двухполупериодной схемы выпрямленкя (Греца).Инверторный блок 14, представляющий собой однофазный мостовой инвертор с обратными диодами (фиг.8), т.е. инвертор в традиционном понимании термина, предназначен для преобразования пульсирующего напряжения, состоящего из однополярных полуволн, в переменное ступенчато-синусокдальное напряжение, состоящее из полуволн чередующейся полярности,Временные диаграммы работы элементов устройства ,правления нагляднее рассматривать совместно с временными д "аграм". ами работы силовой части пресоразователя. Кроме того, удобно рассматривать весовое изображение кода, когда сигнал представляется в вкде ступенчатой фигуры, значение Ординаты которой В каждый момент времени равно величине двоичного числа, которому равен код в этот же момент времени.На фиг. 7 представлены следующие временные диаграммы: напряжение сети 0 (кривая 15) к, соответствующие этому напряжению весовые изображения кода ., который поступает с выхода АЦБ 10 (кривая 10), весовое изображение кода У на выходе блока 1 формирования сигнала, пропорциональногопрограммному мгновенному значениюступенчато-аппрокскмированной скнусокды (кривая 1), и аппроксимируемаяэтим кодом программная синусоида 25 30 35 40 45 50 щкй вход реверсивного счетчика 7,напряжение на выходе блока 13 формирования мгновенного значения выходного сигнала так же, как и код на выходе реверсивного счетчика 7, линейно возрастает (с равномерным квантованием по уровню).Если же импульсы подавать на вычитающий вход реверсивного счетчика 7, то коц на его выходе и напряжение на выходе блока 13 убывают.Так как требуется получить ступенчато-скнусокдальное напряжение, остальные блоки устройства управления должны работать таким образом, чтобы напряжение на выходе блока 13 формирования мгновенного значения выходного сигнала 13 (и вес двоич-. ного числа на выходе реверсивного счетчика 7) изменялось не линейно,15 4 О ,Ф 13 12 11 р весовое изображение кода А(2.-Х) на выходе блока 17 вычитания блока 2 контроля разности кодов (ступенчатая кривая 17) и весовое значение чиспа 4 на выходе задатчика 9 допустимого отклонения кодов (прямая 19)", сигнал (напряжение) на первом выходе цифрового компаратора 18 блока 2 контроля разности кодов и на единичном выходе триггера 20" напряжение на выходе быстродействующего переключателя 11 т,е. напряжение на нагрузке (кривая 16). Пунктиром показана программная синусоидаДля наглядности (фиг. 7) приняты следующие допущения и упрощения; Коды Х и 2 имеют лишь по три разряда, напрчжение сети О несколько выше напряжения программной синусоиды, аппроксимируемой кодом Х, т.е. ам- плитуда кривой 15 (Фиг, /а) несколько больше амплитуды кривдл 1 р (фиг, 7 б) . В момент времени С, происходит пропадание напряжения сети, т.е. быстрое и значительное изменение мгновенного значения напряжения 0 (кривая 15, Фиг, 7 а) и соответствующего ему значению кода Е (ступенч:-тая кривая, фиг, 7 а).,На интервале времени 0 сФ "-, на выход быстродействующего переключателя 11 поступает напряжение сети О, (кривая 16, Фиг, 7 д).В момент времени 1, в сети набгпэдается пропадание напряжения - резкий спад кривой 15 (фиг. 7 а), что приводит к значительному изменению значения кода -, (ступенчатая кривая 10, Фиг. 7 а), соответствующего мгновенному значению напряжения сети О . При этом код А=(- М ) на выходе, блока 17 вычитания блока 2 контроля разности кодов становится больше числа 4 на выходе задатчика 19 дпустмого отклонения кодов пенчатая кривая 17 и прямая 19, Фиг, 7 в что приводит к появлению сигнала на первом выходе цифрового компаратора 18, триггер 20 перебрасывается в единичное состояние, на его единичном выходе появляется сиг. нал (напряжение), что приводит к переключению коммутатора 2 1 л быстродействующего переключателя 11 (Фиг, 2), При этом на первый вход цифрового компаратора 3 начинает поступать код )( с выхода блока 2 контроля разности кодов (цо момента 1, поступает код Е ) на выход 46300 4быстродействующего переключателя 11на и нает поступать ступенчато-синусоидальнае напряжение с выхода инверторного блока 14 преобразователя(до момента 1 на выход поступаетнапряжение сети 15, фиг. 1), Такимобразом, форма напряжения на выходебыстродействующего переключателя 11,т.е. на нагрузке 16, на интервале0 1 1,имеет форму напряжения сетиО, т.е. близка к синусоидальной, ана интервале 1 (1 имеет форму ступенчато-синусоидальную (Фиг, 7 д,кривая 16).15Нспользование блока контроля разности кодов, А 1 Б быстродействующего переключателя нуль-органа и связей расширило функциональные возможности устройства и область его применения и позволило применить преобразователи с высокими динамическими свойствами, высокой точностью стабилизации выходнсго напряжения и высоким качеством по гармоническому составу напряжения в установках гарантированного питания и осуществить переход нагрузки с сети на преобразователь без разрыва кривой выходного напряжения,что необходимо для потребителей не допускающих перерывов в электропитании. Формула изобретения Усгройство для управления преобразователем постоянного напряжения в переменное типа силового преобразователя код - напряжение, содержащего последовательно соединенные блок Формирования мгновенного значения выходного сигнала и инверторный олок с управляющим входом, причем блок Формирования мгновенного значения вьгходного сигнала выполнен в виде последовательно соединенных по вьгсоду силовых ячеек, каждая изкоторых состоглт из последовательновключенных источника напряжения,управляемого ключа и подключенногопаралле,пьно к ним диода, злектроцыкоторого образуют выход ячейки, приэтом вепичина напряжений источниковпропорциональна весам двоичных разрядов управляющего кода, а инверторный блок выполнен по схеме оцнофазного мостового инвертора с обратными диодами, один из входов и выходкоторого являются силовыми, а дру15 124 гой вход - управляющим, содержащее блок формирования сигнала в виде двоичного кода, значение которого пропорционально программному мгновен. ному значению ступенчато-аппрокс 1. - мировчнной синусоиды, с выходом программного мгновенного значения ступенчато-аппроксимированной синусоиды и выходом полярности полуволны выходного сигла, измерительный выпрямитель, входом подключенный к выходу инверторного блока, первый аналого-цифровой блок, входом подключенный к выходу измерительного выпрямителя, цифровой компаратор с выходом приоритета числа на первом входе и выходом приоритета числа на втором входе, причем второй вход ком. паратора подключен к выходу первого аналого-цифрового блока, два логических элемента совпадения, первые входы которых соединены с выходом цифрового компаратора, вторые входы подключены к выходу генератора импульсов, а также реверсивный счетчик, 2 суммирующим входом соединенный с выходом первого логического элемента совпадения, вычитающим входом - с выходом второго логического элемента совпадения, а выход его поразрядно подключен к управляющим входам блока формирования мгновенного значения выходного сигнала,о т л и ч а ю . - щ е е с я тем, что, с целью расширения функциональных возможностей, оно снабжено быстродействующим переключателем, нуль-органом, вторым аналого-цифровым блоком, блоком контроля разности кодов, включающим в себя задатчик допустимого отклонения кодов, блок вычитания, цифровой компаратор с выходом приоритета выходного сигнала задатчика допустимого отклонения кодов и выходом приоритета вьмодного сигнала блока вычитания, 4 кот.рый также является выходом равенства этих сигналов, триггер, коммутатор для переключения кодовых шин,б 300 16причем один силовой вход быстродействующего переключателя подключен к питающей сети,а другой - к выходу инверторного блока, вьмод переключателяподключается к нагрузке, выход мгновенного значения ступенчато-аппроксимированной синусоиды блока формирования сигнала в виде двоичного кода,значение которого пропорционально 1 О программному мгновенному значениюступенчато-аппроксимированной синусоиды, подключен к первому входублока вычитания, вход второго аналого-цифрового блока подключен к питающей сети, а выход подключен к второму входу блока вычитания, выходкоммутатора является первым, кодовым,выходом блока контроля разности кодови подключен к первому входу цифрово го компаратора, выход. триггера, являющийся вторым, управляющим, выходомблока контроля разности кодов, подключен к третьему, управляющему,входу быстродействующего переключателя, нуль-орган входом соединенс выходом первого аналого-цифровогоблока, а выходом подключен к обнуляющему входу блока формированиясигнала в виде двоичного кода,зна-.чение которого пропорционально программному мгновенному значению ступенчато-аппроксимированной синусоиды, внутри блока контроля разностикодов выход задатчика допустимого 5отклонения кодов подключен к первому входу цифрового компаратора, квторому входу которого подключенвыход блока вычитания, первый выходцифрового компаратора подключен кединичному входу триггера, второйвыход - к нулевому входу триггера,имеющего один выход, к которому подключен первый, управляющий, входкоммутатора, второй, кодовый входкоторого соединен с первым входомблока вычитания, а третий вход, также кодовый, с вторым входом блокавычитания.