Многоканальное устройство для идентификации моделей

)1 С 06 Р 15/20 ПИСАН ТЕЛЬСТВУ ииа поли.Ленинаорох ин Е.А., тезамногооматика,ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ К АВТОРСКОМУ СВ(71) Харьковский ордена Лентехнический институт им.В.И(56) Патент С 111 А 11 3950733,кл, 340-172.5., 1976,Патент С 111 А В 3446950,кл. 235-197, 1969.Ивахненко А.Г ВелозерсКозубовский С.ф. Вопросы сиуправляющей модели на основрядного алгоритма МГУА; - Ав1981, Р 1, с.75-84. ОБРЕТЕНИЯ.(54) 1.МНОГОКАНАЛЬНОЕ УСТРОЙСТВОДЛЯ ИДЕНТИФИКАЦИИ МОДЕЛЕЙ(57) Изобретение относится к вычислительной технике и может использоваться для обработки информацииперцентронного .типа. Целью изобретения является повышение точностии расширение функциональных возможностей за счет использования информации о приближенной модели объектаУстройство содержит блок 1 управления, блок 2 памяти, блок 3 селекцииминимального сигнала, каналы 4 обработки, адаптивные функциональныепреобразователи 5 (АФП), коммутаторб, элементы И 7, функциональный преобразователь 8. 2 з.н,ф-лы. 4 нл12 соединены соответственно с разрешающими входами коммутатора, выход которого соединен с первым входом схе- мы сравнения, второй вход которой соединен с (ш+1)-м входом коммутации блока управления, установочный вход первого счетчика соединен с вы-ходом одиннадцатого элемента ИЛИ, первый вход которого соединен с выходом третьего элемента ИЛИ и с установочным входом второго счетчика, второй вход подключен к выходу первого элемента задержки и к счетному входу третьего счетчика, нулевые входы триггеров первой группы соединены соответственно с выходами элементов ИЛИ второй группы, первые,входы которых соединены с" входом пуска блока управления, вторые входы соединены с выходом третьего дешифратора, входы четвертого эле. - мента ИЛИ соединены соответственно с выходамивторого дешифратора, выходы разрядов второго счетчика соединены соответственно с входами. пятого , дешифратора, выходы триггеров второй .группы соединены соответственно свторыми входами элементов ИЛИ первой группы.3. Устройство по п.1, о т л и-ч а ю щ е е с .я тем, что адаптивный функциональный преобразователь содержит элементы И, ИЛИ, схемы сравоиения, регистр, дискриминатор блок задания коэффициентов и блок вычисления значений функций, входы которого соединены соответственно с входом аргументов преобразователя и выходом блока задания коэффициентов, а выход подключен к первому входу дискриминатора и к выходу значений функций преобразователя, вы 38100 18ход диекриминатора соединен с первыминформационным входом первой схемысравнения и с информационным входомэлемента коммутации, разрешающийвход которого подключен к выходупервой схемы сравнения, а выход соединен с информационным входом регистра, установочный вход которогосоединен с выходом первого элемента О ИЛИ, первый вход которого соединенс выходом второго элемента ИЛИ, вы ход регистра соединен с вторым информационным входом первой схемысравнения, с первым информационным 15 входом второй схемы сравнения и свыходом оценивания модели преобразователя, выход второй схемы сравнениясоединен с выходом окончания настройки преобразователя и с первым 20 входом второго элемента ИЛИ, второйвход дискриминатора является входомзначений функций преобразователя,первый, второй и третий управляющиевходь преобразователя соединены 25 соответственно с первым входом перф вого элемента И, с разрешающим входом первой схемы сравнения и с первымвходом второго элемента И, выходкоторого соединен с вторым входом ЗО второго элемента ИЛИ, второй входпервого элемента ИЛИ. соединен свыходом .первого .элемента И, входыблока задания коэффициентов соединены соответственно с выходами первоЗ 5 . го и второго элементов И, второгоэлемента ИЛИ и первой схемы сравнения, вторые входы первого и второгоэлементов И соединены с разрешающимвходом преобразователя, второй ин- .4 О Формационный вход второй схемы сравнения является входом значения допустимой ошибки преобразователя..Сирохман Коррект Заказ водственно-полиграфическое предприятие,г.у л.Проектная 3294/51 Тираж 671ВНИИПИ Государственного кпо делам изобретений и13035, Москва,Ж, Раушс Подписноеомитета СССРоткрытийкая наб., д.4/5гдех;,х;1 ф 1 гФ30 входные. аргументы;выходная переменнаячастной модели;коэффициенты частныхмоделей. а офа 1,аг,аэф 12Изобретение относится к вычислительной технике и может использоваться для обработки информации в самонастраивающихся системах для обработки информации перцептронного типа.Цель изобретения - повышение точности и расширение функциональных воэможностей путем использования информации о приближенной модели объекта.На фиг.1 представлена схема предлагаемого устройства; на фиг.2 схема блока управления; на фиг.3 схема адаптивного функционального преобразователя; на фиг.4 - схема блока задания коэффициентов . На фигурах приняты следующие обозначения: блок 1 управления, блок 2 памяти, блок 3 селекции минимального сигнала, каналы 4 обработки, адаптивные функциональные преобразователи 5 (АФП ), коммутаторы 6, элементы.И 7, функциональный преобразователь 8, элементы ИЛИ 9 и 10, триггер 11, генератор 1 2 прямоугольных импульсов . счетчик 13, дешифратор 14, коммутатор 15, элемент ИЛИ 16, схема 17 сравнения, дешифратор 18, счетчик 19, элемент 20 за 1 держки, элемент ЗЛИ 21, элементы И 22, дешифратор 23, счетчик 24, дешифратор 25, элемент И 26, триггеры 27, элементы ИЛИ .28, элементы И 29, триггеры 30, дешифратор 31, элементы 32 и 33 .задержки, элемент ИЛИ 34, триггер 35, элемент ИЛИ 36, вход 37 запуска, элементы 38 и 39 задержки, элемент ИЛИ 40, элемент 41 коммутации, генератор 42 прямоугольных импульсов, счетчик 43,элемент ИЛИ 44, дешифратор 45, элемент 46 задержки, элемент ИЛИ 47, счет чик 48, элемент 49 задержки, дешифратор 50, связь 51, элемент 52 задержки, генератор 53 прямоугольных импульсов, счетчик 54, элемент ИЛИ 55, элемент 56 задержки, дешифратор 57, связь 58, элемент 59 задержки, связи 60-65, элементы ИЛИ 66, 67, связи 68;69, элемент ИЛИ 70, блок 71 задания коэффициентов, блок 72 вычисления значений функции,.дискриминатор 73, схема 74 сравнения, элемент 75 коммутации, регистр 76 элемент ИЛИ 77, схема 78 .сравнения, связи 79-83, элементы И 84, 85, каналы 86 адаптации, регистры 87 конс 38100 з.танты, элементы 88 коммутации, сдвиговые регистры 89, элементы 90 - 92коммутации, регистры 93, элементы94 коммутации, элементы ИЛИ 95, регистр 96, сумматоры 97 по модулю.два, генератор 98 прямоугольных импульсов, элемент 99 задержки, элемент ИЛИ 100, элемент 101,задержки.Устройство работает слеДующим об разом.Исходные данные по идентифицируемому объекту записываются в блоке 2памяти в виде двух частей: обучающей и проверочной последовательнос тей. На функциональном преобразователе 8 реализуется приближенная мате"матическая модель объекта со значением критерия селекции на точкахпроверочной последовательности. Функ циональный преобразователь 8 отличается от АФП 5 классом воспроизводимых Функций. АФП 5 предназначен дляреализации в общем случае частных моделей весьма ограниченного класса 25. -а са,х .+а,х; +аэх;,х;г р1,г о 1. функциональный преобразователь 8воспроизводит широкий класс функцийодной, двух и нескольких переменныхв виде которых может быть задана.приближенная модель объекта.Блок 1 управления производит начальное подключение коммутаторов 61в каналов 4 обработки таким образом,чтобы на каждый канал по связи коммутаторов от блока 2 памяти поступали значения каких-либо двух входных переменных. Эти переменные в каждом иэ 11 гканалов обработки с .выходовкоммутаторов 6 поступают на входыаргументов АФП 5, на первые входыкоторых поступают точки обучающейпоследовательности из блока 2. Блок1 управления переводит АФП всех каналов в режим адаптации, после окончания которогов 1 -ом канале (1. 1,ш) обработки с выхода окончанияадаптации АФП 5 этого канала выдает ся сигнал на вход элемента И 7 этого , же канала. Но сигнал на выходе эле"мента И 7 1 -го канала может появиться только в том случае, если на его3 238100 4второй вход поступает сигнал с эле- мальный из двух сигналов: сигнал с мента И 7 (1.+1).-го (д=1,ш) канала выхода оценивания АФП 5 1 -го канала или сигнал с выхода окончания адап- и сигнал с выхода блока 3 (-)-го тации АФПв -го канала для элемен- канала, т,е, минимальный сигнал иэ та И (ш)-го канала), что возможно(-) сигналов с выходов оценивания только в"том случае, если кончается АФП 5 первых (1-1) каналов. Таким режим адаптации в (+1),(1,+2)ш образом, на выходе блока 3-го каналах. После окончания режима канала находится минимальный сигадаптации в каждом из ъ каналов нал иэ 1 сигналов, а на выходе блос выхода элемента И 7 первого канала 1 О ка 3 (ш+1)-го канала - минимальныйв блок 1 управления на вход оконча- сигнал из всего множества сигналов с ния настройки выдается сигнал об выходов оценивания АФП 5. всех (ш+1) окончании настройки АФП всех каналов. каналов. На основании сигналов с выПо получении этого сигнала блок 1 ходов блока 3 всех каналов блок 1 управления переводит АФП всех кана управления, выполняя сравнение выхо-" лов в режим оценивания полученных дов блоков 3 всех каналов с выхочастных моделей. Сигнал.о начале ре- дом блока 3 (ш+1) канала, определяжима оценивания частных моделей бло- ет канал, в котором сигнал на выхо,ком 1 управления выдается в блок 2 де оценивания АФП 5 имеет .минимальпамяти, который по своему выходу на 2 О ное значение. Таким образом онре- . входы всех АФП выдает точки прове-деляется канал обработки, в. котором рочной последовательности.В режиме . находится лучшая. частная модель пероценивания в каждом канале АФП вого ряда селекции. Для выцеления рассчитывает на точках прове- второй лучшей модели необходимо на. рочной. последовательности величи следующем цикле работы последовательну критерия селекции для полу- ности блоков 3 всех каналов исклю" ченной частной модели. По окон-чить из анализа найденную лучшую, чании режима оценивания в каж- . модель. Это выполняется блоком упдом иэ М каналов на выходе оцени- равления путем выдачи на вход соотвания модели АФП 5 появляется сигнал, ЗО ветствующего блока 3 сигнала с со-. пропорциональный значению критерия ответствующего разрешающего выхода . селекции на точках проверочной по- блока 1 управления. Этот сигнал блоследовательности частной модели дан- кирует сигнал с выхода оценивания ного АФП 5. Этот сигнал поступает АФП 5 и поэтому приповторной рабона вход блока 3 селекции минимально- те последовательности блоков 3 всех го сигнала, на второй вход которого35каналов указанный сигнал в селекции поступает сигнал .с выхода блока 3 не участвует и в результате вьщеляпредыдущего канала. В первом канале ется второй по величине минимальный обработки на второй вход блока 3 с сигнал. Этот процесс продолжается выхода блока 1 управления в режиме 4 до тех пор, пока не выделяется заселекции моделей поступает сигнал данное число,ч лучших частных моде- заведомо больший, чем сигнал с выхо- лей первого ряда селекции. В режиме да оценивания любого АФП 5. Поэтому селекции лучших частных моделей перблок 3 первого канала по сигналу, вы" вого РЯда селекции УчаствУет (ш+1) даваемому с выхода блока 1 Управле.-4 канал. Выбранныеканалов образу;ния на разрешающий вход блока 3, про- . ют модели первого ряда селекции, пускает на свой выход сигнал с вы- которые используются на втором хода оценивания АФП 5 первого кана- ряду селекции. При этом на втором ла. В блоке 3 второго канала сравни - ряду селекции может.иснользоватьваются два сигнала: сигнал с выхода 5 О ся приближенная модель объекта, кооценивания АФП 5 первого канала итоРаЯ получена на основе Уже имею- сигнал с выхода оценивания АФП 5 вто-. щейсЯ Ьб объекте инфоРмации и нахорого канала. Минимальный (из этих дится в функциональном преобразовадвух сигналов сигнал с выхода блока теле 8 (ш+1) канала. Если эта модель . 3 второго канала поступает на вход 55 хуже частных моделей, полученных блока 3 третьего канала и так далее, на первом ряду селекции, то в режиме В 1-ом (1"З,ш) канале обработки селекции моделей (ш+1) канал неинформации блок 3 селектирует минивключают в число каналов, с помощью3 12381которых образуются модели второгоряда селекции. Если приближенная модель объекта превосходит по точностимодели первого ряда селекции, то на,втором и последующих рядах селекцииполучаются модели более точные,Отобранные блоком 1 управлениях каналы и (а+1)-й канал (если онне вошел в число лучших) считаютсязанятыми и в дальнейшем используются для хранения частных моделей первого ряда селекции. Остальные каналыосвобождаются в дальнейшем онииспользуются для получения моделейвторого ряда селекции). По завершении этого режима блок 1 управлениявыдает управляющие сигналы на коммутаторы 6 всех свободных каналов об- .работки и осуществляется соединениепар выходов каналов первого ряда со 20входами свободных каналов. Послеэтого все свободные каналы опять переходят в режим адаптации, посленего - в режим оценивания, затем -селекция частных моделей второго 25ряда и так далее, Этот цикл повторяется до тех пор, пока на очередномряду не остается больше свободныхканалов. Канал с минимальным значением критерия селекции и содержит ЗОвыход модели объекта. Работа устройства начинается с выдачи сигнала "Пуск" на вход 37 запуска, По этому сигналу производится установка висходное состояние триггеров 11.,27,30,35, счетчиков 24,43,54, дешифратора 31, и через элемент 39 задержки и элемент ИЛИ 40запускается генератор 42, импульсы 40 которого поступают на счетчик 43, выход которого соединен с дешифратором 45, определяющим адреса точек . обучающей последовательности в блоке2 памяти. АФП 5 приводится в рабочее состояние сигналом с выхода триггера 35 по связи 64, который появляется на выходетриггера 35 при приходе на его единичный вход сигнала "Пуск" с входа 37 (через элемент 32 задержки и элемент ИЛИ 34). Этот сигнал приходит на вход элемента И 84, на второй вход которого в каждом канале 4 приходит сигнал с выхода соответствующего триггера 27, который выдает разрешающий сигнал на элемент И 84 только в том случае, когда канал 4 свободен, т.е.соответствующий триггер 27 находится в 00 Ьнулевом состоянии. По сигналу с вы" хода триггера 35 в каждом АФП 5 в регистры 76 через элементы И 84 и ИЛИ 77 заносится максимально возможное число, а в блоках 71 задаются начальные значения коэффициентов а;(1=0,1,2,3) выражения (1). Задание начальных значений коэффициентов выполняется по сигналу на связи 64 (через элемент.И 84), поступающему на управляющие входы элементов 88 коммутации всех каналов 86 адаптации. По этому сигналу содержимое регистров 87, в которых хранится набор начальных значений коэффициентов а , передается в сдвиговыерегистры 89. Задержанный сигнал с элемента И 84 (через элемент 101 задержки и элемент ИЛИ 100) поступает на управляющие входы элементов 91 коммутации, через которые происходит передача в каждом канале 86 адаптации содержимого сдвиговых ре-.гистров 89 на входы сумматоров 97 по модулю два и через элементы ИЛИ 95 в регистры 96, содержимое которых затем передается в блок 72.Сигнал с выхода элемента 101 задержки поступает и на запускающий вход генератора 98, период колебаний, которого подобран таким образом, чтобы за время между двумя соседними импульсами в АФП 5 можно было оценить полученный в блоке 71 набор коэффициентов.По сигналам дешифратора 45 блок 2 через коммутаторы 6 выдает в АФП 5 всех каналов обработки аргументы точек обучающей последовательности, которые поступают.по связи 82 на входы аргументов блока 72. В каждом канале блок 72 по значениям коэффициентов а; и аргументов Х; , Х; по соотношению (1) рассчитывает зна-. чение 1, , 1 .выходной переменнойчастной модели в 1 -ой точке. Рас" считанное значение 1, , 1поступает на вход дискриминатора 73, последовательно вычисляющего критерий о где г - число точек обучающей последовательности; значение функции в 1 -ой точке обучающей последовательности) 1 - символ модуля.После тогокак дискриминатор 73 рассчитает критерий, сигнал с его 5 выхода поступает на вход .схемы 74 сравнения, на другой вход которой поступает сигнал с выхода регистра 76, а на разрешающий вход - сигнал со связи 68, соединяющий этот вход и выход элемента ИЛИ 47, Сигнал на выходе элемента ИЛИ 47 поступает с выходадешифратора 45 после выдачи последнего адреса для точек обучающей последовательности этим дешифра тором. Этот же сигнал с выхода дешиф-.ратора 45 прекращает колебания генератора 42, через элемент 49 за держки и элемент ИЛИ 44 устанавливает счетчик 43 в исходное состояние, 20 поступает на вход счетчика 48, который подсчитывает число циклов адаптации АФП 5. По сигналу на своем разрешающем входе схема 74 сравнения сравнивает сигналы, поступающие на ее входы. Если значение критерия, рассчитанного дискриминатором 73, меньше числа записанного в регистре 76, то на выходе схемы 74 сравнения появляется сигнал, который посту пает иа вход элемента 75. По этому сигналу в регистр 76 с выхода дискриминатора 73 записывается новое значение критерия. По сигналу схемы 74, поступающему на .вход блока 7.1 (управляющие входы элементов 92 коммутации), происходит запись содержимого сдвиговых регистров 89 в регистры 93. Происходит запоминание значений коэффициентов а;, которые 40 хранятся до тех пор, пока не находится новый набор коэффициентов, дающий меньшее значение критерия 8 . Содержимое регистра 76 сравнивается в схеме 79.с заданной, допустимой 45 ,ошибкой. Если содержимое регистра 76 меньше или. равно допустимой ошиб" ке, то схема 78 сравнения вьщает сигнал на вход элемента И 7 своего канала обработки, Этот же сигнал че реэ элемент ИЛИ 70 поступает на зак- лючающий вход останова блока 71..Счетчик 48 подсчитывает число циклов адаптацииАФП 5; Пока содержимое счетчика 48 не превышает задан-.55 ного числа или пока на выходе элемента И 7 первого канала йе появляется сигнал, говорящий о том, что заданная точность моделей достигнута во всех каналах, дешифратор 50выдает разрешающий сигнал на элемент41, и сигнал с выхода дешифратора45, задержанный элементом 46, черезэлемент 41 запускает генератор 42Начинается следующий цикл адаптацииАФП 5. Время задержки элемента 46определяется временем, необходимымдля сравнения в АФП 5 всех каналов,полученных на данном цикле адаптациичастных моделей с лучшими модулями,хранящимися в регистрах 93, и занесения в -регистры 93 новых лучших моделей (коэффициентов), если такиеимеются, При этом генератор 98 блока 71 выдает сигнал на управляющийвход элементов 90 коммутации, черезкоторые содержимое сумматоров 97по модулю два поступает на сдвиговыерегистры 89. Новое содержимое сдвиговых регистров. 89 через .элементы 91коммутации; управляемые сигналом,который поступает с генератора 98через элемент 99 задержки и элементИЛИ 100, поступает на входы сумматоров 97 по модулю два и через.элементы ИЛИ 95 нарегистры 96 и так далее.Этот процесс случайного поиска лучшейчастной модели в каждом канале продолжается до тех пор,пока на входостанова генератора 98 с выхода элемента ИЛИ 70 не поступает сигнал,прекращающий колебания генератора98. Это происходит в том случае,когда содержимое счетчика 48 превышает заданное число циклов адаптацииАФП 5 или появляется сигнал на выхо"де элемента И 7 первого канала. Посостоянию счетчика 48 или.наличиюсигнала на выходе элемента И 7 дешифратор 50 выдает сигналы черезэлементы И 85 и ИЛИ. 70 на .вход уста."новки в состояние ".1" всех разрядоврегистров 76 (т.е. на .занесение. в.память АФП 5 предельно большого чис-.ла), сигнал на элементы 94 коммута-ции блоков 71 всех свободных каналовдля занесения коэффициентов лучшихчастных описаний из регистров 93 врегистры 96, а затем в блоки 72.Сигнал с выхода дешифратора 50 черезэлемент 52 задержки поступает и на.запускающий вход генератора 53, импульсы которого поступают на входсчетчика 54. Пока число в счетчике54 непревышает заданного числа точек проверочной последовательности9 .2 дешифратор 57 выдает в, блок 2 адреса точек проверочной последователь- ности, аргументы которых через коммутаторы 6, а значения функцийнепосредственно с выхода блока 2 выдаются в АФП 5 всех каналов. Блок 72 по наборам коэффициентов а; , выданных, блоком 71, и значению аргументов х , хк , поступивших по связи 82кгфс коммутаторов б, по соотношению (1) рассчитывают .значения частных описаний на точках проверочной последовательности в каждом свободном канале, В каждом канале рассчитанные для каждой точки проверочной последовательности значения 1 ккпоступаюткщна вход дискриминатора 73, на другой вход которого поступают с блока 2, значения функции в соответствующиь точках проверочной последовательности. В каждом канале дискриминатор последовательно вычисляет критерийе - 1 к 1 кй ке ( угде- число точек проверочнойпоследовательности;-, значение функции в к -ойкточке проверочной последовательности;- рассчитанные в блоке 72 знакЕ,.,чения функции в 1 -ой точке;1,ю в номера аргументов, используемых. в выбранном канале.После того, как дискриминаторы 73 рассчитают критерии 3 сигналы с их выходов поступают на входы схемы 74 сравнения, на другие входы которых поступают на первом ряду селекции максимально возможные сигналы с регистров 76. Схема 74 выполняет сравнение двух сигналов только при наличии управляющего сигнала с выхода дешифратора 57 (через элемент ИЛИ 47 и связи 68), который появляется .только,в.том случае, когда число в счетчике 54 становится равным предельно заданному определяемому числом точек проверочной последовательности ). При наличии управляющего сигнала на первом ряду селекции схема 74 выдает сигналы на элементы 92 коммутации и управляющие входы элементов 75. Через эти элементы в регистры 76 е выходов дискриминаторов 73 записываются значения критерия . Этим фактически заканчивает 38100 . 10 ся режим оценивания полученных частных моделей на точках проверочнойпоследовательности. Сигнал с выходадешифратора 57 останавливает генератор 53, через элемент 56 задержки иэлемент ИЛИ 55 через заданное времяустанавливает в исходное состояниесчетчик 54. Сигнал с выхода дешифратора 57 поступает через элемент 10 ИЛИ 16 на установочные входы счетчиков 13 (через элемент ИЛИ 66), 19 икоммутатора 15. Задержанный элементом 59 сигнал с выхода дешифратора57 через элемент ИЛИ 9 и триггер 11 15 запускает генератор 12, импульсыкоторого поступают на вход счетчика 13. Сигналы с выхода дешифратора14 поступают на разрешающие входыкоммутатора 15, который в соответст вии с числом, имеющимся в счетчике13, подключает к первому входу схемы17 сравнения заданный канал обработки.На первом ряду селекции по первомуимпульсу генератора 12 счетчик 13через дешифратор 14 выдает сигналнаподключение к первому входу схемы 17сравнения первого канала. В этомслучае схема 17 сравнивает выходпервого и (ш+1)-го каналов 4. Еслисигнал на первом входе схемы 17 .сравнения больше сигнала на вторемвходе, то на выходе схемы 17 никакого сигнала не появляется. После этого генератор 12 выдает второй импульсна счетчик 13 и коммутатор 15 по сигналам дешифратора 14 подключаетвторой канал. Этот процесс повторяется до тех пор, пока коммутатор 15не подключит к.входу схемы 17 срав"- 40нения канал ., сигнал на выходе которого. равен сигналу на выходе (а+1)гоканала. При наличии на входах двуходинаковых сигналов схема 17 выдаетсигнал на останов генератора 12 (через элемент ИЛИ 10 и триггер 11)исигнал на входы элементов. И 22, Сигналы со счетчика 13 через элементыИ 22 поступают на дешифратор 23,который выдает сигнал на триггер 27, 50соответствующий найденному каналу,номер которого хранится в счетчике13, Указанный триггер 27 своимсигналом в качестве логической еди,ницы в блок 3 селекции и сигналомв качестве логического нуля навходы элементов И 84 и И 85 выбранного канала, блокирует этот канал.Сигнал с выхода дешифратора 23 черезэлемент ИЛИ 21 поступает на счетчик11 1238100 219 (который подсчитывает число за- нается определение канала, в которомблокированных каналов на текущем ряду находится лучшая модель. Как толькоселекции), через элемент 20 задержки такой канал определен, на одном изи элемент ИЛИ 56 на установочный выходов дешифратора 23 появляетсявход счетчика 13, запуск (через эле сигнал, который через элемент ИЛИ 21мент ИЛИ 9 и триггер 11) генерато- поступает на вход элемента И 26.ра 12. Пока число заблокированных ка- Сигнал с выхода элемента И 26 .черезналов меньше заданного, дешифратор элемент ИЛИ 10 и триггер 1 останав 18 не выдает сигналов, и аналогично ливает генератор 12, и в счетчикеукаэанному отбираются другие лучшие О 13 остается номер канала с лучшейканалы обработки, но как только это полученной моделью.число становится равным заданному,сигнал с выхода дешифратора 18 че- . Ф о р.м у л а и з о б р е т е н и ярез элемент ИЛИ О поступает на нулетгвой вход триггера 11 и запрещает 15 1.Многоканальное устройство длязапуск генератора 12 сигналом с идентификации моделей, содержащеевыхода элемента 20 задержки через блок управления, вход пуска которогоэлемент ИЛИ 9 и триггер 11. Кроме . является входом пуска устройства,. того, сигнал с выхода дешифратора 18 блок памяти и п 1 каналов обработкипоступает на входы элементов ИЛИ 28 20 каждый из которых включает .блоки через них - на входы элементов селекции минимального сигнала,.адапИ 29. Если на входы элементов И 29тивный функциональный преобразовапоступают единичные сигналы с триг- тель и коммутатор, каналы обработкигеров 27, то с выходов элементов с первого по (ш)-й .включают элеИ 29 сигналы поступают на дешифрато мент И, буричем разрешающий вход блокары 31 Сигналы с выходов дешифратора .селекции минимального сигнала каждо 31 поступают на входы коммутаторов го канала обработки соединен с со 6 всех каналов, которые выполняют ответствующим разрешающим выходомперекоммутации для следующего ряда блока управления, а выход подключенселекции. Задержанный элементом 3230 к соответствующему коммутирующемусигнал с выхода дешифратора 18 через входу блока Управления, первый инфор-.элемент ИЛИ 34 переводит .триггер 35 мационный вход блока селекции мив единичное состояние, сигнал с выхо. нимального сигнала каждого каналада триггера 35 поступает в АФП 5 обработки соединен с выходом оценивсех незаблокированных каналов и на-. З 5 вания модели адаптивного функциональчинается режим адаптации АФП 5 на ного преобразователя, выход блокаточках обучающей последовательности селекции минимального сигнала кажна следующем ряду селекции. Сигнал с дого предыдущего канала обработки,выхода элемента ИЛИ 21 поступает не начиная с пеРвого по (ш)-й, соедитолько на вход счетчика 9, но и 40 нен с вторым информационным входомна вход счетчика 24 (через элемент ло"а селекции минимального сигналаб ок20 задержки) который подсчитывает последующего канала обработки, втообщее число занятых каналов, Как Рой информационный вход блока селектолько код счетчика 20 покажет, что ции минимального сигнала первого кавсе каналы заняты, сигнал с выхода 45 нала обРаботки соединен с выходом.дешифратора 25 через элементы ИЛИ 67 . запуска каналов блока управления,поступает на нулевые входы триггеров первый выход коммутатора каждого ка-:нала обработки соединен с входом, 27. Этот же сигнал. с выхода дешифаргументов адаптивного функциональратора 25 через элемент ИЛИ 16 переного преобразователя, выход Функцииводит блок 1 управления в режим 50которого соединен с первым информа:селекции лучшего канала обработки.ционным входом коммутатора, второйПри этом сначала сигнал с вы- информационный вход коммутатора перхода элемента ИЛИ 16 устанав- вого канала обработки соединен с выливает счетчик 13 и коммУтатоР ходом аргументов блока памяти, вы 15 в нулевое состояние, а за ход значений функций которого подтем .сигнал с выхода элемента 59 ключен к входу значений функцийзадержки через элемент ЮЖ 9.и триг- ацаптивного функционального преобрагер 1 запускает генератор 2 и качи- зователя каждого канала обработки.з45 13 123814разрешающий вход которого соединен соответствующим разрешающим выходом блока управления, разрешающий вход коммутатора каждого канала соединен с выходом разрешения коммутации блока управления, выходы разрешения записи коэффициентов, разрешения подключения и выход заданного числа циклов которого подключены соответственно к первому, второму и третьему 10 управляющим входам адаптивного функционального преобразователя каждого канала обработки, выход окончания настройки которого с первого по (ш)-й каналы обработки соединен с 15 первым входом элемента И, второй вход элемента И с первого по (ш)-й каналы обработки соединен с выходом элемента И последующего канала обработки, второй вход элемента И(ш)- го канала обработки соединен с выкодом окончания настройки адаптивного функционального преобразователя Ф-го канала обработки, выход элемента И первого канала обработки соединен с входом окончания настройки блока управления, адресный и разрешающий входы блока памяти. соединены соответственно с адресным выходом и с выходом разрешения выдачи блока управления, второй выход коммутатора каждого предыдущего канала обработки подключен к второму информационному входу последующего канала обработки, третий выход которого подключен к35 третьему информационному входу предыщущего канала обработки, о т л ич а ю щ е е с я тем, что, с целью повышения точности за счет использо-. вания информации о приближенной мо4 дели объекта, в него введен (ш+1)-й канал обработки, включающий ком.мутатор, функциональный преобразователь и блок селекции минимального сигнала, разрешающий вход и выход которого подключены соответственно к (ш+1)-у разрешающему выходу и (ш+1)-у коммутирующему входу блока управления, первый информационный вход блока селекции минимального сигнала (ш+1)-го канала обработки сое. динен с.выходом оценивания модели функционального преобразователя, второй информационный вход блока селекции минимального сигнала (ш+1)-го 55 канала обработки соединен с выходом блока селекции минимального сигнала Ю-го канала обработки, выход значе 0014ний функций функционального преобразователя соединен с первым информационным входом коммутатора (ш+1)- го канала обработки, управляющие входы функционального преобразователя соединены соответственно с вы- . ходами разрешения записи коэффициентов, разрешения подключения и выходом заданного числа циклов блока управления, разрешающий вход коммутатора (ш+1) -го канала обработки соединен с выходом разрешения комму- тации блока управления, первый выход подключен к входу аргументов функционального преобразователя, второй выход и второй информационный вход соединены соответственно с третьим информационным входом и с вторым выходом коммутатора и -го канала обработки.2. Устройство по .п.1:, о т л и - ч а ю щ е е с я . тем, что, блок управления содержит коммутатор,. счетчики, триггеры, дешифраторы, генераторы прямоугольных импульсов, группы триггеров, группы элементов И, группы элементов ИЛИ, элемент коммутации, элементы задержки, элементы И, схему сравнения, элементы ИЛИ, выход первого из которых соединен с.единичным . входом первого триггера, нулевой вход которого соединен с.выходом второго элемента ИЛИ, вход запуска первого генератора прямоугольных импульсов соединен с единичным выходом первого триггера и с выходом запуска каналов блока управления, выход первого генератора прямоугольных импульсов соединен с счетнымвходом первого счетчика, выходы разрядов которого подключены соответственно к первым входам элементов И первой группы и к входам первого дешифратора, выходы которого соединены соответственно с адресными входами коммутатора, установочный вход которого соединен с выходом третьего элемента ИЛИ, вход первого элемента задержки соединен с выходом четвертого элемента ИЛИ и с счетным входом второго счетчика, вторые .входы элементов И первой группы. и первый вход второго элемента ИЛИ соединены с выходом схемы сравнения, выходы элементов И первой группы соединены соответственно с входами второго дешифратора, выходы разрядов третьего счетчика соединены1238 45 15соответственно с входами третьего дешифратора, выход которого соединен с первым входом третьего элемента ИЛИ и с первым входом элемента И, второй вход которого соединен с выхо дом четвертого элемента ИЛИ, а выход подключен к второму входу второго элемента ИЛИ, единичные входы .триггеров первой группы соединены соответственно с выходами второго дешиф О ратора, выходы элементов ИЛИ первой группы соединены соответственно с первыми входами элементов И второй группы, вторые входы которых и разрешающие выходы блока управления 5 соединены соответственчо с выходами триггеров первой группы, выходы элементов И второй группы соединены со,ответственно с единичными входами триггеров.второй группы и с инфор-. рО мационными входами четвертого дешифратора, выход которого является выходом разрешения коммутации блока управления, вход второго элемента задержки, третий вход второго элемента 25 ИЛИ и первые входы элементов ИЛИ первой группы соединены с выходом.пятого дешифратора, выходы второго и третьего элементов задержки соединены соответственно с первым и вторым входами пятого элемента ИЛИ, выход которогд соединен с единичным входом второго триггера, нулевой вход которого соединен с выходом шестого элемента ИЛИ, вход пуска35 блока управления соединен с установочными входами четвертого дешиф-, ратора и тре-ьего счетчика, с.нулевыми входами триггеров второй группы, с четвертым входом второго элемейта ИЛИ, с первым входом шестого .элемента ИЛИ, с входами третьего и четвертого элементов задержки, выход второго триггера соединен с выходомразрешения записи коэффициентовблока управления и через пятый элемент задержки подключен к первомувходу седьмого элемента ИЛИ, второйвход которого соединен с выходомчетвертого элемента задержки, третий 5 Овход соединен с выходом элементакоммутации, а выход подключен к вхо"ду запуска второго генератора прямоугольных импульсЬв, выход которого соединен с счетным входом четвертого счетчика, установочный входкоторого соединен с выходом восьмого.элемента ИЛИ, первый вход которого 1 ОО 6соединен. с входом пуска блока управления, выходы разрядов четвертого счетчика соединены соответственно с входами шестого дешифратора,выход которого соединен с выходомразрешения выдачи блока управления,с входом останова второго генератора прямоугольных импульсов, с входом шестого элемента задержки, с пер"вым входом девятого элемента ИЛИ, ссчетным входом пятого счетчика и свходом седьмого элемента задержки,выход которого соединен с вторым ,входом. восьмого элемента ИЛИ, выходшестого элемента задержки соединен синформационным входом элемента коммутации, разрешающий вход которого соединен с выходом седьмого дешифратора, информационные входы которогосоединены соответственно с выходамиразрядов пятого счетчика, а синхронизирующий вход подключен к входу окон-. чания настройки блока управления, выход седьмого дешифратора соединенс вторым входом шестого элемента ИЛИ,с входом восьмого элемента задержки и с выходом заданного числа цикловблока управления, установочный входпятого счетчика соединен .с выходом второго триггера, выход восьмого элемента задержки соединен .с входом запуска третьего генератора прямоугольных импульсов, выход которого соединен.с счетным входом шестогосчетчика, установочный вход которого соединен с выходом десятого элемента ИЛИ, первый вход которого соединен с выходом девятого элемента задержки, второй вход подключен к входу пуска блока управления, выходы разрядов шестого счетчика соединены соответственно с входами восьмого дешифратора, выход которого соединен с адресным выходом блока управления, с вторым входом третьего элемен- . та ИЛИ, с входом девятого элемента задержки, с входом.останова третьего генератора прямоугольных импульсов и с вторым входом девятого элемента. ИЗБ, выход которого является выходом разрешения подключения блока управления, выход третьего элемента ИЛИ через десятый элемент задержки соединен с первым входом первого элемента ИЛИ, второй. вход которого . соединен с.выходом первого элемента задержки, входы коммутации с пер- вого по (в+1)-й блока управления