Устройство для сопряжения цвм с аналоговыми объектами

(71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (53) 6813(088.8)(56) 1. Авторское свидетельство СССР В 70834 1, кл. С 06 Г 3/04, 1980.2. Авторское свидетельство СССР У 734659, кл. 6 06 Г 3/04, 19803. Авторское свидетельство СССР В 851390, кл, С 06 Г 3/04, 1981 (прототип).(54)(57) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЦВМ САНАЛОГОВЫМИ ОБЪЕКТАМИ, содержащее первый и второй коммутаторы, ,группу из И -разрядных аналого-цифровьпс преобразователЕй и группу из И-разрядньпс цифроаналоговых преобра,зователей, о т л и ч а ю ще е с я тем, что, с целью повышения его надежности путем обеспечения возможности обнаружения и локализации внезапных отказов, в него введены третий, четвертый и пятый коммутаторы, первый и второй аналоговые переключатели, дешифратор шины адреса, стартстопный генератор, счетчик, дешифратор конца цикла опроса, регистр последовательных приближений, первый, второй и третий элементы ИЛИ, буферный регистр, постоянный запоминающий блок, группу элементов И-НЕ и группу элементов И, причем первый информационный вход третьего коммутатора является шиной ввода цифровых данных устройства, а второй информационный вход соединен с выходом постоянного запоминающего.801130856 А блока, первый выход четвертого коммутатора является шиной вывода цифро-.вьпс данных устройства, а второй выход соединен с информационным входомбуферного регистра, первый информационный вход пятого коммутатора является шиной адреса устройства, а второй соединен с выходной шиной счетчика н с выходом дешифратора концацикла опроса, выход третьего коьщутатора соединен с информационным входом первого коммутатора, информационный вход четвертого коьмутатора соединен с выходом второго коммутатора,а выход пятого. коммутатора соединенс входом дешифратора шины адреса ис адресными входами первого и второго коммутаторов, выходы первого ком-мутатора соединены с информационнымивходами соответствующих п -разрядныхцифроаналоговых преобразователей,а информационные входы второго коммутатора соединены с выходами соответствующих И -разрядных аналого-цифровых преобразователей группы, выходы И -разрядных цифроаиалса овых преобразователей. соединены с соответствующими входами первого аналоговогопереключателя, разьыкающие контактыкоторого являются выходными аналоговыми шинами устройства, а входыН-разрядных аналого-цифровых преобразователей соединены с соответствующими входами второго аналоговогопереключателя, разьыкающие контактыкоторого являются входными аналоговыми шинами устройства, управляющие .входы третьего, четвертого и пятогокоммутаторов первого и второго аналоговых переключателей и стартстопного генератора объединены и обра 17 11308 разователей 11 и 12 в группах. Действительно, если в первыхразрядах есть хотя бы одна единица, а в (1+1) -м разряде нуль, то на входе элемента И-НЕ 25 будут две единицы, а на ее выходе 0". В этом случае на выходе элемента И 18 будет также нуль, несмотря на то, что она разблокирована по первому входу от регистра 17 последовательных приближений. 1 О Нуль на выходе элемента И 18 соответствует нулю на шине неисправности (выход (и -Р)-входовой схемы ИЛИ 23) . Если же ни на одном из первьгх К выходов буферного регистра 4 не будет единицы или на инверсном 5+1)-м выходе будет нуль, что свидетельствует о сбое в проверяемых цифроаналоговом или аналого-цифровом преобразователях, то на выходе элемента И-НЕ 25 появляется единица, которая пройдет через элемент И 18 и через элемент ИЛИ 23 на шину неисправности. Появление единицы на выходе элемента ИЛИ 23 свидетельствует о наличии сбоя. 25При насчитывании следующей единицы в счетчик 6 происходит установка следующего адреса на его выходе. Теперь адресуется второй цифроаналоговый преобразователь 11 группы, в ко- ЗО торый аналогично описанной последовательности заносится код из постоянного запоминающего блока 2. При насчитывании следующей единицы в счетчик 6 формируется код, адресующий вто 35 рой аналого-цифровой преобразователь 12 группы, результат кодирования которого, аналогично описанному процессу для первого аналого-цифрового преобразователя группы, заносится в буферный регистр 4, Полученная кодовая комбинация с помощью элементов И 18- И 22, элементов И 23, 24, элементов И-НЕ 25-28, проверяется на отсутствие сбоя. Далее адресуется третий цифроаналоговый преобразователь 11 группы, а затем третий аналого-цифровой преобразователь 12 группы и т.д. Таким образом, осуществляется проверка всех цифроаналоговых 11 и аналого - цифровых 12 преобразователей групп попарно при тестовом коде И. Последним адресом, который формирует счетчик 6, является адрес (2 Р).При поступлении очередного импуль са счетчик 6 сбрасывается, т. е, формирует вновь нулевой адрес, а дешифратор 7 конца цикла опроса формирует 56 18импульс на входе регистра 17 последовательных приближений, вследствие чего единичный потенциал перемещается с первого выхода регистра 17 на второй, При этом разблокируется элемент И 19, а на выходе постоянного запоминающего блока 2 устанавливается следующая тестовая кодовая комбинация И. Процесс занесения кода И в цифроаналоговые преобразователи 11 группы, считывание результатов двойного преобразования с аналого-цифровых преобразователей 12 группы и занесение кодовой в буферный регистр 4 происходит аналогично, как и для кода И. Однако результат двойного. преобразования для тестового кода И должен обязательно содержать единицу в (к+1)-м разряде и нуль - в (К+2)-м разряде. Выполнение этого условия проверяется элементами И-НЕ 26,и И 19, Результат проверки определяется состоянием выхода элемента ИЛИ 23. После проверки всех пар цифроаналоговых 11 и аналого-цифровых 12 преобразователей групп попарно на тестовый код И вновь происходит сброс счетчика 6 и насчитывание очередной единицы в регистр 17 последовательных приближений. Это приводит к началу нового цикла проверки при кодовой комбинации Х 5, которая считывается из постоянного запоминающего устройства 2.Проверка выходной кодовой комбинации осуществляется аналогично с помощью элементов И-НЕ 27 и И 20. После проверки всех цифроаналоговых и аналого в цифров преобразователей последней кодовой комбнацией НЬ -К)1 процесс может продолжаться с выходом на новый макроцикл, так как регистр 17 последовательных приближений работает по циклическому принципу. Выход из контрольного режима осуществляется изменением потенциала на шине задания режима устройства.Таким образом, контролируя состояние выхода элемента ИЛИ 23, можно определить факт наличия отказов катастрофического характера в структуре цифроаналогового или аналого-цифрового преобразователей. При этом неисправность определяется с точностью до номера разряда в паре преобразователей, которые адресуют в данный момент.полное время проверки всех 10каналов устройства вводавывода; Где нр время установления контрольного режима, включающее 15время срабатывания шинныхпереключателей и аналогового переключателя; УР время занесения тестовых 20кодов в регистры памятицифроаналоговых преобразователей; время установления аналого вых сигналов на выходахцифроаналоговых преобразо -вателей с заданной точностью; ЗО время кодирования аналогоцифрових преобразователей; Важной характеристикой .системы обнаружения и локализации внезапных отказов является полное время проверки всех каналов устройства ввода-вывода, определяемое выражением е, - время считывания результатов кодирования аналогоцифровых преобразователейиз их выходных регистров;время анализа выходногокода аналого-цифровых преобразователей;ш - число параллельных контуров проверки.Пользуясь выражением (3) для многоканального устройства ввода-вывода,. имеющего в своем составе 64 канала цифроаналогового преобразования и 64 канала аналого-цифрового преобразования, при средних характеристикахпреобразователей, т.е. =1 мкс, , =15 мкс,=25 мкс, й. =1 мкс, Тд=1 мкс, р=1000 мкс, п=12, 1 с=З, получают . , 0,2 с.Столь малое время проверки многоканального устройства ввода-вывода позволяет осуществлять контроль перед каждым циклом его использования без сколь-нибудь значительного задействования ЦВМ для этих целей.Наоборот, программная реализация поиска и локализации внезапных отказов требует значительного времени задействования ЦВМ для проверки многоканального устройства ввода-вывода, Основная причина заключается в длинных программах-драйверах обмена.., д. 4/ ППП "Патент"., г.ужгород, ул.Проектная Заказ 10128 Тираж 698 ВНИИПИ Государственного комитета по делам изобретений и открыти 113035, Москва, Ж, Раушская нзуют шину задания режима устройства,замыкающие контакты первого аналогового переключателя объединены с соответствующими замыкак)шими контактами второго аналогового переключателя,выходы дешифратора шины адреса соединены с соответствующими управляющими входами И -разрядных цифроаналоговых преобразователей группы иИ-разрядных аналого-цифровых преобразователей группы, выходы фиксацииконца кодирования И -разрядных аналого-цифровых преобразователей соединены с входами первого элемента ИЛИ,выход которого соединен с синхровходом буферного регистра и являетсяшиной Конец кодирования" устройства, выход стартстопного генераторасоединен со счетным входом счетчика,установочный вход которого объединенс установочным входом регистра последовательных приближений и соединенс шиной начальной установки устройства, выход дешифратора конца циклаопроса соединен с входом регистрапоследовательных приближений, выходы которого соединены с первыми входами элементов И и с адресными входами постоянного запоминающего блокавыходы элементов группы соединены свходами второго элемента ИЛИ, выход 56Кото)1)1 О Я В)151 етс Я 1 Н 1111й Не 1 О 11)5 В11ность устройства, первые и Выходов буферного регистра 1,где 1 КИ) соединены с входами третьего элем.1 нта ИЛИ ВыхОд которого соед 11 нен с 1 е 1) вым входом первого элемента И-НЕ группы, второй вход которого подключен к инверсному нь 1 ходу (К+1)-го разряда буферного регистра, выход (К+1)-го разряда буферного регистра соединен с первым входом второго элемента И-НЕ группы, второй вход которого соединен с инверсным выходом (К+2)-го разряда буферного регистра, выход (К+2)-го разряда буферного регистра соединен с первым входом третьего элемента И-НЕ группы, второй вход которого соединен с ин - версным выходом (К+3)-го разряда буферного регистра, выход (И -1)-го разряда буферного регистра соединен с первым входом последнего элемента И-НЕ группы, второй вход которого подключен к инверсному входу И -го разряда буферного регистра, выходы элементов И-НЕ группы соединены соответственно с вторыми входами элементов И группы, кроме последнего, второй вход последнего элемента И группы соединен с выходом И -го разряда буферного регистра.Изобретение относится к вычислительной технике и может быть использовано в качестве устройства сопряжения цифровой и аналоговой вычислительных машин, а также для связи цифровой вычислительной машины с объектом.Известны различные устройства ввода-вывода аналоговой информации в цифровую вычислительную машину, например, устройство для ввода аналоговых величин в цифровую вычислительную машину, содержащее преобразователь напряжения в частоту, выход которого через счетчик соединен с 15 выходом преобразователя кода в частоту, преобразователь напряжения в код, выход которого соединен с выходом преобразователя параллельного кода в последовательный, преобразо О ватель последовательного кода в параллельный, выход которого соединенс входом преобразователя кода в напряжение, генератор эталонной частоты, блок сравнения, пороговый блок,три переключательных элемента и двааналоговых ключа, причем выходы преобразователей кода в частоту, параллельного кода в последовательный икода в напряжение являются соответственно первым, вторым и третьимвходами устройства, первый вход устройства и выход преобразователя кода в напряжение через первый переключательный элемент соединены с входомпреобразователя напряжения в частоту, второй вход устройства и выходгенератора эталонного напряжения через второй переключатепьный элементсоединен с входом преобразователянянряжения в код, третий вход устройства и выход преобразователя параллельного кода в последовательный через третий иереключательный элемент соединены с входом преобразо вателя последовательного кода в параллельный, первый и второй входы блока сравнения через первый и второй аналоговые ключи соответственно соединены с выходами генератора эталонной частоты и преобразователя кода в частоту соответственно, а выход блока сравнения через порого-вый блок соединен с четвертым выходом устройства Г 1).15Однако введенные в состав устройства средства аппаратного контроля, нацеленные на проверку метрологических характеристик преобразователей, при использовании их для обнаружения внезапных отказов устройств имеют аппаратную избыточность, большое время проверки и не позволяют локализовать место неисправности.Известно также устройство сброса25 информации, содержащее блок выборки, мультиплексор, блок коррекции, блок программного управления, блок запуска, группу аналого-цифровых преобразователей, дешифратор, группу блоков аналоговой памяти, группу элементов задержки, причем входы блока выборки являются входами устройства, выход мультиплексора является выходом устройства, а входы мультиплексора сое динены с первыми выходами аналогоцифровых преобразователей группы, вторые выходы которых соединены с входами блока коррекции, первый выход которого подключен к первому 40 входу блока запуска, а второй вход блока коррекции соединен с входом блока программного управления, вход- выход которого является входом-выходом устройства, первый выход блока 45 программного управления соединен с вторым входом блока запуска, второй выход блока программного управления подключен к входу дешифратора, выход которого подсоединен к входу блока 50 выборки, первые входы. блока аналоговой памяти группы соединены с выходом блока выборки, вторые входы блоков аналоговой памяти группы и входы элементов задержки группы соединены 55 с выходами блока запуска, а выходы блоков аналоговой памяти группы подключены к первым входам соответствующих аналога-цифровых преобразователей группы, вторые входы которых соединены с выходами соответствующих элементов задержки группы21.Недостатком этого устройства сброса информации является отсутствие встроенных средств аппаратного контроля внезапных отказов узлов и блоков, что не позволяет осуществлять автоьомную проверку устройства и, следовательно, требует проверки в составе системы, что неизбежно понижает коэффициент готовности системы в целом.Наиболее близким техническим решением к изобретению является многоканальное устройство сопряжения источников и приемников информации, содержащее в каждом канале блок унитарного кодирования, выход которого соединен через входной цифроаналоговый преобразователь с входом .блока суммирования, группу аналогоцифровых и цифроаналоговых преобразователей, блок памяти, коммутаторы, блок приоритета, распределительный блок, выходной аналого-цифровой преобразователь, элемент НЕ, дешифратор наличия не менее двух одновременных сигналов, причем выходы аналого-цифровых преобразователей канала группы соединены с первой группой входа блока памяти, выходы блока памяти канала соединены с входами первой группы входов коммутаторов каналов и с входами блока приоритета канала, первая и вторая группы выходов блока приоритетов канала соединены с вторыми группами входов соответственно коммутатора каналов и блока памяти, выход коммутатора канала соединен с соответствующей группой выходов устройства, выход блока суммирования канала соединен с входами одноименных аналого-цифровых преобразователей каналов группы, выходы одноименных цифроаналоговых преобразователей каналов группы соединены с группой входов блока суммирования соответствующего канала, выход блока суммирования канала соединен с входом выходного аналогоцифрового преобразователя, первый вход блока унитарного кодирования канала соединен с соответствующим входом устройства, выходы блока памяти канала через дешифратор яаличия не менее двух одновременных сигналов11308канала соединены с входами цифро-ана- логовых преобразователей канала группы, а выход выходного аналого-цифрового преобразователя канала через элемент НЕ канала соединен с вторым 5 входом блока унитарного кодирования Г 31.Недостатком известного многоканального устройства сопряжения источников и приемников информации явля ется отсутствие аппаратных средств обнаружения и локализации внезапных отказов.Цель изобретения - повышение надежности путем обеспечения возмож ности обнаружения и локализации внезапных отказов,Поставленная цель достигается тем,что в устройство, содержащее первый20и второй коммутаторы, группу из11-разрядных аналого-цифровых преобразователей и группу из И -разрядных,счетчик, дешифратор конца циклаопроса, регистр последовательныхприближений, первый, второй и третий 30элементы ИЛИ, буферный регистр, постоянный запоминающий блок, группаэлементов И-НЕ и группа элементов И,причем первый информационный входтретьего коммутатора является шиной З 5ввода цифровых данных устройства,а второй информационный вход соединенс выходом постоянного запоминающегоблока, первый выход четвертого коммутатора является шиной вывода цифровых данных устройства, а второй выход соединен с информационным входомбуферного регистра, первый информационный вход пятого коммутатора является шиной адреса устройства, а 45второй соединен с выходной шинойсчетчика и с выходом дешифратора конца цикла опроса, выход третьего коммутатора соединен с информационнымвходом первого коммутатора, информационный вход четвертого коммутаторасоединен с выходом второго коммутатора, а выход пятого коммутаторасоединен с входом дешифратора шиныадреса и с адресными входами первого 55и второго коммутаторов, выходы первого коммутатора соединены с информационными входами соответствующих 56,бИ-разрядных цифроаналоговых преобразователей, а информационные входывторого коммутатора соединены с вы-.ходами соответствующих И -разрядныханалого-цифровых преобразователей,группы, выходы И -разрядных цифроаналоговых преобразователей соединеныс соответствующими входами первогоаналогового переключателя, размыкающие контакты которого являются выходными аналоговыми шинами устройства,а входы И -разрядных аналого-цифровыхпреобразователей соединены с соответствующими входами второго аналогового переключателя, размыкающие контакты которого являются входными аналоговыми шинами устройства, управляющие входы третьего, четвертого и пятого коммутаторов первого и второгоаналоговых переключателей и стартстопного генератора объединены иобразуют шину задания режима устройства, замыкающие контакты первогоаналогового переключателя объединеныс соответствующими замыкающими контактами второго аналогового переключателя, выходы дешифратора шины адреса соединены с соответствующимиуправляющими входами И -разрядныхцифроаналоговых преобразователейгруппы и И -разрядных аналого-цифровых преобразователей группы, выходыфиксации конца кодирования И -разрядных аналого-цифровых преобразователей соединены с входами первого элемента ИЛИ, выход которого соединенс синхровходом буферного регистра иявляется шиной Конец кодирования 1устройства, выход стартстопного генератора соединен со счетным входомсчетчика, установочный вход которогообъединен с установочным входом ре -гистра последовательных приближенийи соединен с шиной начальной установки устройства, выход дешифратора конца цикла опроса соединен с входомрегистра последовательных приближений, выходы которых соединены с первыми входами элементов И и соединеныс адресными входами постоянного запоминающего блока, выходы элементовИ группы соединены с входами второгоэлемента ИЛИ, выход которого является шиной Неисправность" устройства,первые 1 выходов буферного регистра(где 1 К соединены с входами третьего элемента ИЛИ, выход которого соединен с первым входом первого элеУстройство работает следующим образом.Потенциалом на шине задания режима устройства определяется режим работы многоканального устройства ввода-вывода, который бывает рабочим и контрольным. В рабочем режиме потенциал на шине задания режима отсутствует.и в этом случае шина вывода данных через шинный коммутатор 1 поступает на вход коммутатора 8, шина вывода данных через шинный переключатель 3 подключается к выходу коммутатора 9, шина адреса через шинный переключатель 5 подключается к адресным входам коммутаторов 8 и 9 и к входу де 45 50 55 711308 мента И-НЕ группы, второй вход кото-рого подключен к инверсному выходу (К+ 1)-го разряда буферного регистра, выход (К+1)-го разряда буферного регистра соединен с первым входом второго элемента И-НЕ группы, второй вход которого соединен с инверсным выходом (К+2)-го разряда буферного регистра, выход (К+2)-го разряда буферногс регистра соединен.с первым 1 О входом третьего элемента И-НЕ группы,второй вход которого подключен к инверсному выходу (К+3)-го разряда буферного регистра, выход (Н)-го разряда буферного регистра соединен 15 с первым входом последнего элемента И-НЕ группы, второй вход которого подключен к инверсному входу И-го разряда буферного регистра, выходы элементов И-НЕ группы соединены со О ответственно с вторыми входами элементов И группы, кроме последнего, второй вход последнего элемента И группы соединен с выходом 11 - го разряда буферного регистра. 25На чертеже дана блок-схема предлагаемого устройства.Устройство содержит третий 1 коммутатор, постоянно запоминающий блок 2, четвертый 3 коммутатор, бу- ЗО ферный регистр 4, пятый 5 коммутатор, счетчик 6, дешифратор 7 цикла опроса, первый 8 и второй 9 коммутаторы, дешифратор 10 адреса, группу цифроаналоговых преобразователей 11, груп 35 ,пу аналого-цифровых преобразователей 12, первый 13 и второй 14 аналоговые переключатели, генератор 15, первый элемент ИЛИ 16, регистр 17 последовательного приближения, эде-40 менты И 18 - 22, элементы ИЛИ 23 и 24, элементы И-НЕ 25 - 28.( 56 8шифратора 10 шины адреса, стартстопный генератор 15 остановлен, контакты аналоговых переключателей 13 и 4 находятся в нормально замкнутом состоянии и выходы И -разрядных цифроаналоговых преобразователей 11 группы непосредственно подключены к выходной аналоговой шине устройства, а входы 11-разрядных аналого-цифровых преобразователей 12 поразрядного кодирования группы непосредственно подключены к входной аналоговой шине устройства.Вывод информации через устройство ввода-вывода осуществляется по шине вывода через шинный переключатель 1, коммутатор 8 и группу 1 -разрядных цифроаналоговых преобразователей 11. Адресация заданного канала цифроаналогового преобразования осуществляется по шине адреса, по сигналам которой коммутатор 8 подключает шину ввода к входу соответствующего 11 -разрядного цифроаналогового преобразователя, а запись кода числа в регистр цифроаналогового преобразователя осуществляется по строб-сигналу с дешифратора 10 шины адреса. Далее информация в аналоговой форме через нормально замкнутые контакты аналогового преобразователя 13 поступает на выходную аналоговую шину устройства. Ввод информации через устройство ввода-вывода осуществляется по шине ввода через шинный переключатель 3, коммутатор 9 и и -разрядные аналогоцифровые преобразователи поразрядного кодирования. Адресация заданного канала аналого-цифрового преобразования осуществляется по шине адреса, по сигналам которой коммутатор 9 подключает шину вывода устройства к выходу соответствующего 11-разрядного аналого-цифрового преобразователя поразрядногокодирования. Сигнал "Начало кодирования" на соответствующий аналого-цифровой преобразователь 12 группы поступает с дешифратора 10 шины адреса радиально. Сигнал "Конец кодирования" на шину "Конец кодирования" поступает с соответствующего выхода адресованного аналого-цифрового преобразователя через элемент ИПИ 16 по завершению процесса кодирования, Наличие сигнала "Конец кодирования" свидетельствует о готовности данных на шине вывода. Аналоговая информация поступает на входы И -раз 1130856- при сложении погрешностей преобразователей с отрицательным знакомОбъединение Е младших разрядов в группу с эквивалентным весомЯ=2 - 1М1 О необходимо в том случае, если Ь , ф,В случае применения в составе устройства ввода-вывода точных преобразователей величина 1 =1. Для преобразователей с погрешностью, превышающей 0,25 , или при наличии высокого уровня шумов в соединительных целях необходимо группу мпадших 1 разрядов, различимых на фоне шумов, рассматривать как единый разряд с весом Я.Анализ кодовых комбинаций Я, и И 1 позволяет сделать следующие заключения: если в младших к разрядах выходного кода аналого-цифрового преоб 25 разователя появилась хотя бы одна единица, то можно считать, что эталонный вес Я исправен и он включился, т.е. ключ оо тоже исправен при работе на включение; если Й +1) разряд выходного кода аналого-цифрового пре 30 образователя равен О, то ключ с(+1 не включен постоянно; другие значения указанных разрядов на выходе аналого - дфрового преобразователя можно считать сбойными, свидетельствующи ми о наличии внезапных отказов.Таким образом, тестовая кодовая комбинация И,1 позволяет осуществить проверку на отсутствие внезапного отказа эталона с эквивалентным весом Я, правильную работу ключей оо на включение и ключа с( + 1) на выключение как в цифроаналоговом, так и в аналого-цифровом преобразователях, объединенных в проверочной схеме. Причем, в целях анализа нет необходимости сравнивать всю кодовую комбинацию о 1 с выходным кодом аналого 1цифрового преобразователя, а достаточно проверить наличие. единицы хотя 50 бы в одном изб младших разрядов выходного кода и наличие нуля в (1+1)-м разряде.Следующей тестовой кодовой комбинацией может быть кодКак и в предыдущем случае, после наложения погрешности двойного преобразования, на выходе аналого-цифрового преобразователя возможно получение следующих двух крайних по величине отклонения кодовых комбинацийи=ооооюо, о йК и:оооонооК Анализируя коды Ии Х, можно заметить, что при отсутствии внезапных отказов и при нахождении метрологических характеристик узлов в пределах нормы, единица в 5+1)-м разря- де сохраняется, а в В+2)-м - появиться не может.Следовательно, если выходная кодовая комбинация М, находится в диапазоне между кодами 1 Ч и 14 тг, можно утверждать: эталон с весом 0(1) исправен как в аналого-пифровом, так и в цифроаналоговом преобразователях; ключевые элементы ок 1) правильно работают на включении (предыдущим тес - товым кодом они были проверены навыключение); ключевые элементы с(.(К+2 ) правильно работают на выключение.Для вывода приведенных утверждений достаточно при наличии априорной информации о результатах проверки тестовым кодом М 1 и о ведении проверки тестовым кодом М проанализировать разрядыи (К+1) выходного кода аналого-цифрового преобразователя. Если +1)-й разряд равен единице, а +2)-й - нулю, то внезапные отказы проверяемых на данном этапе узлов отсутствуют. Все другие значения укаэанных разрядов кодовой комбинации Я свидетельствуют о наличии внезапного отказа.Следующей тестовой кодовой комбинацией может быть кодМ = 0 00 1 О О11 После наложения погрешности двойного преобразования на выходе аналого-цифрового преобразователя возможно получение следующих двух крайних по величине отклонения кодовых комбинацийо;8=000 000 мМ =о ооо ооюг=К Из анализа о 131 и И 3 следует, чтопри отсутствии внезапных отказов, разряд (Я+2) всегда равен единице, а разряд (1+3) всегда равен нулю.Проверкой состояния разрядов 9+2) и Й +3) выходного кода аналого-цифрового преобразователя осуществляется контроль исправности эталона разряда (1+2), правильность работы ключей с(к 2) на включение (на выключение они уже проверены) и правиль О ность работы ключей с,) на выключение.Аналогичным образом, сохраняя в тестовой кодовой комбинации значениемладших разрядов как в И или в 15 И и перемещая единицу в остальных (И -к) разрядах последовательно в И 9+3)-й разряд, в И - +4)-й разряд и т.д., осуществляется контроль на отсутствие внезапных отказов уз лов цифроаналогового преобразователя вплоть до разряда с номером Ь). Знаковый разряд проверяется только на включении, так как при его неисправной работе.в выключенном положе нии была бы невозможна исправная работа цифроаналогового и аналого-цифрового преобразователей при проверке предыдущих разрядов.В контрольном режиме сигналов на шине начальной установки осуществляется сброс счетчика 6 и регистра 17 последовательных приближений. При этом нулевой код на выходной шине счетчика 6 адресует первый цифроана- З логовый преобразователь 11 группы, а выходы регистра 17 последовательных приближений адресуют первое кодовое слово в постоянном запоминающем устройстве 2. Следует отметить, что ре-гистр 17 последовательных приближений функционирует аналогично микро-. схеме 155 ИР 17(133 ИР 17), но на выходных шинах происходит последовательное перемещение единицы. Посто янное запоминающее устройство 2 является ПЗУ статического типа, оснащенное выходным регистром. Однако, в силу специфических особенностей устройства, в нем используются только ячейки с адресами:0000010 0 00 1 0000100001000 1 О 00 0 0 Первая тестовая кодовая комбина-ция И,1 с выхода постоянно запоминающего устройства 2 через шинный переключатель 13 и адресованный с выходасчетчика 6 канал коммутатора 8 поступает на вход первого цифроаналогового преобразователя 11 группы. Адресованный с выхода того же счетчйка 6через дешифратор 10 шины адреса соответственно тот же цифроаналоговый1 преобразователь по строб-сигналу сдешифратора записывает тестовый кодИ в свой регистр и преобразует егов аналоговый сигнал, который поступает на вход первого аналого-цифровогопреобразователя 12 группы. Посленекоторой выдержки времени, устанавливаемой тактовой частотой стартстопного генератора 15, необходимойдля установления аналогового сигналана выходе цифроаналогового преобразователя с заданной точностью, счетчик 6 насчитает единицу, и адрес наего выходной шине изменяется.Следует отметить, что в устройст-,ве ввода все каналы цифроаналоговогопреобразования имеют четные адреса,а каналы аналого-цифрового преобразования - нечетные. Насчитывание первой единицы в счетчике 6 приводит кзапуску первого аналого-цифровогопреобразователя 12 в группе сигналомзапуска через дешифратор 10 шины адреса. Одновременно выход кодирующего аналого-цифрового преобразователячерез адресуемый канал коммутатора 9и шинный переключатель 3 подключается к входу буферного регистра 4. Позавершению процесса кодирования посигналу "Конец кодированиР черезР-входовую схему ИЛИ 16 результатпреобразования заносится в буферныйрегистр 4,Необходимым условием являетсяТгТкодгде Т - период стартстопного генератора 15;ТкоЬ время кодирования аналого-цифрового преобразовател.Таким образом, результат двойного преобразования тестового кода Я.заносится в буферный регистр 4. При этом осуществляется проверка первых к и (М+1)-го разрядов первых преоб