Устройство для управления ведущим шаговым двигателем

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублмк щ 999022(61)дополнительное к ввт. свид-ву. (22) Заявлено 3007,81 (21) 3325300/18-24 Р) М,Кд,з6 05 В 19/40 с присоединением заявки Йо Государственный комитет СССР по делам изобретеиий и открытийОпубт ковано 230283. Бюллетень М 7 Дата опубликования описания 23028 З ффф%ФФыВ.К. Семеновский, В.А. Безгин и Г.И. Колеси к(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ВЕДЯЦИМ ШАГОВЬМ ДВИГАТЕЛЕМИзобретение относится к управлению электроприводами и может быть использовано в устройствах автоматики и телемеханики с шаговыми двигателями, в частности в устройствах синхронного воспроизведения цифровой магнитной записи с пилот-сигналом и ведущим ЦЦ.Известно устройство для синхронного воспроизведения записи на магнитном носителе, содержащее блок сравнения, дискриминатор, интегратор и выходной блок 11 .Недостатком известного устройства является невысокая точность.Наиболее близким к изобретению по технической сущности является устройство для управления ведущим шаговым двигателем, содержащее первый и второй реверсивные счетчики, формирователь импульсов и частотный дискриминатор 2 .Недостаток, известного устройства невысокая точность.Целью изобретения является повы- шение.точности устройства.Указанная цель достигается тем, что в устройство введены первый, второй и третий таймеры, фазовый дискриминатор, первый и второй КБ-триггеры, дешифратор, регистрсдвига, первый, второй и третий логические блоки, причем первые вы-ходы дешифратора, частотного дискриминатора, первый н второй выходы фазового дискриминатора через первыйлогический блок подключены к сумми-.рующему входу первого реверсивногосчетчика, второй выход дешифратора,выход второго КЯ-триггера, первыевыходы первого и второго таймеров,второй выход частотного дискриминатора и первый вход устройства черезвторой логический блок подключены квычитающему входу первого реверсивного счетчика, а первый, второй итретий выходы второго таймера, обнуляющий вход устройства и выход второго к 8-триггера через третий логический блок подключены к обнуляющему входу первого реверсивногосчетчика, разрядные выходы которого.соединены с соответствующими входами дешифратора, с первым К-входомвторого КБ-триггера и через регистрсдвига - с информационными входамивторого реверсивного счетчика, первые сумиирующий и вычитающий входыкоторого подключены к старшему разряду регистра сдвига, вторые сумми 999022+нг+к г Ла е Составитель А. щ вИванова Техред А.Ач Корректор А. Дзятк но 5 филиал П фПатен ужгород роектная Редактор В.Заказ 1155/7ВНИИПпо113035, м Тираж 872 . ПГосударственного комитета ССлам изобретений и открытийсква, Ж, Раушская наб., друющий и вычитающий входы - к выходу второго реверсивного счетчика,третьи суммирующий и вычитающий входы - к первому входу устройства, четвертые суммирующий и вычитающийвходы, а также синхронизирующийвход - к первому выходу третьего таймера, а обнуляющий вход - к обнуляющему входу устройства, соединенному с первым входом первого таймера,с первым и вторым входами второготаймера и с первым управляющим входом регистра сдвига, второй управляющий вход которого подключен .кчетвертому выходу второго таймера,пятый, шестой и седьмой выходы которого соединены соответственно спервым входом фазового дискриминатора, с первым и вторым входамичастотного дискриминатора, а первый инверсный выход - с первым вхо Одом третьего таймера, второй выходкоторого подключен к третьему входу частотного дискриминатора, авторой вход - к четвертому входучастотного дискриминатора, к второму входу Фазового дискриминатораи к первому входу устройства, первый, второй, третий, четвертый,пятый, шестой и седьмой входы формирователя импульсов подключены ЗОсоответственно к выходу второгореверсивного счетчика, к выходупервого КЯ-триггера, к выходу второго ЙЯ-триггера, к первому входупервого таймера, к старшему разряду регистра сдвига, к первому входу устройства и к второму выходупервого таймера, третий выход которого соединен с третьим входомфазового дискриминатора, четвертыйвход которого соединен с первым4 Орвыходом второго таймера. и с вторымй-входом второго ЙЯ-триггера, апервый и второй выходы - соответственно с Я-входом и К-входом первого ЙЯ-триггера, третий выход дешифратора подключен к Я-входу второго ЙЯ-триггера, а второй входпервого таймера и третий вход второго таймера - соответственно к пер.вому и второму входам устройства, 5 ОНа фиг. 1 приведена блок-схема устройства для управления ведущим шаговым двигателем, на фиг. 2 временные диаграммы сигналов на входах устройства и выходах основных его элементов; на Фиг. 3 - примерная реализация таймеров и логических блоков на фиг. 4. - примерная реализация дискриминаторов ф на фиг. 5 - примерная реализация форми. 6 О рователя импульсов; на фиг. б примерная реализация дешифратора.устройство для управления содержит первый таймер 1, второй таймер 2, третий таймер 3, Фазовый 65 дискриминатор 4, частотный дискриминатор 5, первый КЯ-триггер 6, дешиф ратор 7, первый логический блок 8, второй логический блок 9, третий логический блок 10, первый ревер.сивный .счетчик 11, регистр 12 сдвига, второй реверсивный счетчик 13, второй йЯ-триггер 14, формирователь 15 импульсов, счетчик 16 импульсов, элемент И 17, счетчик 18 импульсов, элементы И 19-21, формирователи 22-24 импульсов, счетчик 25 импульсов, элемент И 26, формирователь 27 импульсов, элемент ИЛИ 28, элементы И 29-31, Формирователь 32 импульсов, элемент ИЛИ 33, элемент И 34, регистр 35 сдвига, формирователь 36 импульсов, элементы И 37-39, реверсивный счетчик 40 импульсов, ЙЯ-триггер 41, элемент ИЛИ 42, переключатель 43 частот и счетчик 44 импульсов, элементы ИЛИ 45, И 46, триггер 47 и элементы И 48, ИЛИ 49 и И 50.Второй вход устройства является счетным входом второго таймера 2, подключаемым к внешнему источнику воспроизводимого пилот-сигнала ЯОбнуляющий вход "Сброс" подключается к внешнему источнику сигнала Цо установки в "0"Первый вход является входом сйгнала Я опорной частоты Еб.Выходом устройства является выход формирователя 15 импульсов (вьюк) .Коэффициент счета счетчика 18 второго таймера 2ИКсив = 2+ 1 = ТЗыо Ры где Р - рабочая частота шаговогодвигателя (ЩЦ) выбирается близкой к его "частоте приемистости",Т вв - время практически полного затухания колебанийротора ЩД в пределах шага), возникающих при мак"симально возможном изменении ( Ь Р) частоты Ршв.процессе автоматического регулирования,И 2 - число разрядов счетчика18 таймера 2 без учетастаршего (Х 2 + 1-го) разряда, реализованного ввиде фединичного триггера", имеющего отдельныйвход (Я) установки в "11,Коэффициент счета счетчика 1 бпервого таймера 1ц ос = 2.сцл рсчетчика 25 третьего таймера 3Ксчз2 И+кгде Ю - число разрядов счетчика,Хо - опорная частота.0011 АЗ 0 .0 0 0 1 1 1 1 1 1 1 1 0 0 0 1111 А 5 1 1 0 0 1 1 0 0 0 1 0 1 Прочерки обозначают произвольныезначения сигналов: О или 1). Дешифратор 7 предназначен для защиты первого реверсивного счетчика 11 отпереполнения при счете по суммирующему или вычитающему входам, а также для выдачи сигнала ( Я 8), соответствующего знаку числа и, записанного в счетчике 11 ( 0 = 1 при,п О и 98 = 0 при и сО). Величина Е выбирается в зависимости от допустимой ошибки дискретности стабилизации частоты воспроизводимого пилот-сигнала.Коэффициент счета второго ревер,сивного счетчика 13й 11Рсчпервого реверснвйого счетчика 11Крсчн2 й. й 11Схемы фазового и частотного дис,криминаторов 4 и 5 строятся так, что при. подаче на один из их входов частоты Ее, на другой - импульса воспроизводимого пилот-сигнала Ц на третий - соответствующего ему импульса эталонного сигнала 9 з и на четвергый - разрешающего потенциала , например Я = 1, и при задержке одного из сигналов ячс, Яз, например Яс, относительно друлгого Яз на величину д , сигналы на выходах ф+1 (Я "+") и (Я ф) дискриминатора должны быть:при дО. 9 "+" - пачка импульсов частотойЕ, и длительностью пачкид/ Ц П 13лпри Ь с ш с 0 - наоборот.формирователь 15 импульсов включает в себя переключатель частот 43 . с,управляющими входаМи А 1 А 5, частотными входами А 6, А 7 и выходным сигналом Р, а также выходной счетчик 44 с коэффициентом счета КЗ = 2 1. На вход А 6 подается часйтота ЕА 6 Ена вход А 7 - 1 д,=1 О/2. ,Зависимость частоты Ер сигнала Р от ,управляющих сигналов А 1 А 4 определяется таблицей. истинности: Работа устройства включает В себя коррекцию фазы р и коррекциючастоты Ес воспроизводимого сиг"нала Ячс1. Коррекция фазыВ момент пуска, Когда Яо = 1или после 2 о -го шага текущего цикйла устройство находится в состоянии,соответствующем 2 "2 + 1-му шагу,когда сигнал я, на выходе старшего о разряда таймера 2 - Я,7 = 1. Этотсигнал:а) разрешает фазовому дискримичнатору 4 заполнять интервал д между ближайшими передними) фронтами 15 очередных сигналов: 2 "2 + 1-го мм"пульса С 9 воспроизводимого сигналаи. эталонного Цз =.Я 12 (с Выхода старшего разряда первого таймера 1) импульсами с выхода "+ф или 2 О "-" в зависимости от з 1 яп д)фазового дискриминатора, которые:подаются соответственно на .вход К или 5 первого ВБ-триггера; .- поступают через первый:логичес 25 кий блок 8 на счетный вход первогореверсивного счетчика 11, в резуль"тате чего в счетчике 11 запоминаез- ся число д иб) запирает второй логйчееквйблок 9,. запрещая счет по входу " 1 фсчетчиком 11 импульсов частоты Е,.частотный дискриминатор в течение2 2 +1-го шага заперт сигналом СЯу,Цвследствие чего сигналы на обоих, 35выходах "+,ф и "-" частотного дискРиминатора 5 будут ч ф+ф е ц е е1в) отпирает элемент И на К-входевторого ВЯ-триггера 14, раэреиаявоздействие на этот вход сигнала 4 О 61 = О, где С 2 - сигнал с выхода одного иэ младшйх разрядов Ис-го ре-версивного счетчика 11, если да 2 ф,где 2 о = д п= Е,Т, где-.Ц -1ширина зоны нечувствительности ует рой ств а. Если д ис д пн, то в/пределах 2 "2 + 1-го шага,Я 2, 0и на К-входе триггера 14 сохраняется уровень "1", а на выходе этоготриггера - сигнал Я 4 = О, которыйг 50 - запирает второй логическийблок 9, подтверждая запрет обратного отсчета в счетчике 11;отключает входы коррекции фа"эы АЗ, А 4 формирователя импульсов 55 15, запрещая тем самым всякое воздействие .на фазу выходного сигнала98 д устройства;сохраняет разрешение на сброс,счетчика 11 сигналом, поступающимна к-вход счетчика 11 с выхода.третьего логического блока 10 в моментокончания сигнала ,7 1 (т.е. вконце К 2 + 1-го шага, когда Яц = 0),Укогда в конце 2 "2 + 1-го шага 65 происходит сброс счетчика 11 в исход"ное состояние, на третьем выходе дешифратора 7 появляется сигнал Яв = О, подтверждающий состояние первого ВЯ-триггера 94 = 0Поскольку после 2 2 + 1-го шага прошедшеЦго цикла Ц 4 = 0 вплоть до 2 "2 + 1-го шага очередного цикла, а Й 4 = Я =0 вплоть до 2 Н 2 -го шага этого цикла, .то счетчик 11 будет сохранять исходное состояние из-эа отсутствия счетных импульсов на входах, но край 10 . ней мере до начала 2-го шага. В,ирина зоны нечувствительности ТН, определяемая номером разряда тайМера 2, выбирается так, чтобы значение Т= Е 2 "о-превышало флюк5 Н Отуации фазы воспроизводимого сигна-. ла Ц, обусловленные неточностью отработки шага ЩД. Поскольку замерпроизводится при отсутствии колебаний ротора ЩЦ, то практически достаточно иметь ТЗн(0,01,.0,02) Т. если же Ь пЬ п , то спустя время Тн после начала 2 " + 1-го шага сигнал Ц 2 принимает значение Я =.- 1. Поскольку на протяжении 2 Н 2 + 1-го шага 6 = 1, то на К-входе триггера 14 появляется уровень Я,4 = О, тогда как при Ь и0 08= 1, вследствие чего триггер 14 переходит в состояние 64 = 1. СигналОтпирает вхады АЗ, А 4 коррекции фазы формирователя импульсов 15;- снимает запрет на подачу счет ных импульсов на вход "-1" реверсивного счетчика 11;запрещает сброс реверсивного счетчика 11 в конце 2+ 1-го шагасигналом 97 = 1. 4 ОПоскольку длительность импульсов сравниваемых сигналов э и 02 есть л лл"нйс - оэ -7 ц, (2 т та ьТ,(2 и ало Ь п будет полностью запйсано в реверсинный счетчик 11 в пределах дли тельности 2 " + 1-го шага. Сразу после окончания 2+ 1-го шагайна третьем входе логического блока 9 появляется разрешающий сигнал Яд = О, но логический блок 9 остается закрытым почти до конца шага сигналом Я, =. О, тогда как дискриминаторы 4 и 5 остаются запертыми соответственно сигналами С 7 = 0 и Я = О. Поэтому реверсивный счетчик 11 сохраняет записанное в нем число Ь п вплоть до момента начала импульса фб = 1 с длительностью ЬТо = 2 /Ео (то есть в течение времени Тщ - ЬТщ от начала шага), Величина Ь Тщ, выбирается достаточно малой (практически Ь Тщ а(0,01- 0,02)Тщ ), чтобы коррекция фазы не приводила к существенному увеличению амплитуды и времени затухания колебаний ротора ШЦ. В течение времени Ь Тщ когда Яь = 1, на вход "-1" реверсивного счетчика 11 подаются импульсы с частотой Хо (числОм Ь и- ЬТЦ%Ь2 " ), вследствие чего при каждом шаге число (записанное по входу "+1" в течение 2 Й 2 + 1-го шага предыдущего цикла в реверсивном счетчике 11) уменьшается на величину дп,1, а з 2"т шагов цикла - на величину 2 2 Ьп,1, Одновременно доэирующий сигнал 96 и сигнал 91 подаются на входы АЗ и А 4 формирователя 15 импульсов, что при Яц = 1 приводит к увеличению или уменьшению количества импульсов на входе счетчика 44 блока 15 в течение шага на величину Ьпщ . Следствием этого является изменение,длительности очередного периода Т выходного сигнала Я Бц на величийу Ь Тщ= Ь п /Еопра.Ивапаложную па знаку измеренному сдвигу Ь. Б итоге, фазовый сдвиг между импульсами воспроизводимого сигнала ни эталонного 92 уменьшается, одновременно с уменьшением числа записанного в реверсивном счетчике 11,Как только число Ьп, записанное в первом реверсивном счетчике 11, уменьшается до величины проц 1("+")40, сигнал Ян на третьем выходе. дешифратора 7 станет равен С 8 = О, что приводит к возврату триггера 14 н исходное состояние Я 4 = О.2. Коррекция частотыКоррекция частоты производится независима ат процесса коррекции фазы, в каждом из 2 "2 + 1-го.шагов цикла, по результатам замера интерл.с еу нала времени Ььт между передними Фрон. тами сигнала Ц 5 = 1 на выходе второго таймера 2 и совпадающего с 2"2-м импЯВьсам воспроизводимого входного сигнала ЯП, с длительностью щ%Т (2.и соответствующего ему эталонного импульса б 4 = 1, Формируемого третьим таймерам 3. Для установки в "О" таймера 3., на Й-вход подается синхронизирующий сигнал Ц 17, благодаря чему очередные циклы н элементе И 17 и в формирователе импульсов 23 начинаются в один и тат же момент. Это позволяет измерять величину Ь 1 независимо от -.,Фазового сдвига сигнала ЯНотносительно опорных сигналов Яд с выхода таймера 1. Поскольку величина Ьс,1 по существу является суммой интервалов вРемени Ь 1 щ междУ. пеРеДними ФРонтами сигналов Я пс (с частотой Ря -- Е ) и эталонных импульсов с И-га разряда Формирователя 23 для каждого из 2 1 шагов, тц средняя величина Ь 7 1 Мза,цикл есть Ь,1 Ы =Ь 7, т /2. Импульсы заполнения интервала а 1,(с частотой Ха, числом Ьп 4 =Ь 1 ШХО)5 15 20 25 30 35 40 45 50 55 б 0 Ф 5 при каждом шаге, в зависимости отз 18 п 6 т добавляются к числу импульсов частоты ЕО/2 заполнения шага. на входе счетчика 44 в формирователе15 импульсов или вычитартся из этого числа, что приводит к соответствующему изменению частоты Е выходного сигнала 0 з. При этом скоростьвращения ведущего ЩД изменяется так,что воспроизводимая частота Гсстремится сравняться с эталонной часто;той.С этой целью в течение 2-гойшага каждого цикла с помощью таймера 2 формируется сигнал Я, = 1,разрешающий схеме частотного дискриминатора 5 заполнение импульсамис частотой Ео интервалаьь 1 междупередними фронтами сигнала Я 5, формируемого таймером 2 и совпадающего с 2 1 -м импульсом воспроизводиЙмого сигнала Япс и соответствующего ему эталонного сигнала Я 4, формируемого третьим таймером 3, Интервал заполняется импульсами с частотой ЕО, числом Ь гЕ где: ЬпЕЕ;б 7,1/. Укаэанные ймпульсы заполнения снимаются с одного из выходов частотного детектора и подаются соответственно на вход блока 8(или на вход блока 9), на счетныйвход счетчика 11, Установка в "О"реверсивного счетчика 11 производится в момент подачи сигнала Я == 1 коротким импульсом Зк = О стретьего выхода таймера 2, Если число ЬпЕ, записываемое в счетчик 11,случайно превысит предполагаемую1 максимальную величину Ь пЕ,р, тово избежание переполнения советчика11, блок 8 (или 9), пропускающийв данный момент счетные импульсына вход счетчика 11, запираетсясигналом с выхода дешифратора 7,что предотвращает случайные сбоиустройства,При записи .числа пЕ в реверсивный счетчик 11 счетные импульсы подаются на вход младшего разряда,тогда как выходы старших разрядов,начиная с Х +1-го подключены квходам (М +1)-разрядного регистрасдвига 12. При этом указанные входы отключены (то есть информационные сигналы, поданные на эти входы,не записываются в разряды регистра 12) потенциалом Я = О, подаваемым с четвертого выхода второготаймера 2 на 7-вход разрешения параллельной записи информации регист,. ра 12В момент окончания 2 2 -гоКшага (то есть в момент прихода зад-.него Фронта сигнала 65, принимающего значение Я = О) второй таймер 2 Формирует разрешающий сигнал,Ц = 1 в виде короткого импульса,в течение которого происходит перезапись информации с выходов И+1 старших разрядов счетчика 11 в регистр 12 числа, равного дп 1 ш - = Ь пт /2 "2. Это число, фактйчески с погрешностью не более +1, равно среднему за цикл числу импульсов заполнения интервала между (перед- ними) фронтами воспроизводимого сигнала Цп и сигнала Я эталон" ной части Еэ с инверсного выхода Й -го разряда счетчика третьего таймера.В момент окончания короткогоимпульса 8 = 1 (то есть при Сщ = = О на Ч-входе регистра 12 одновременно с формированием заднего Фронта короткого импульса Я щ начинается формирование короткого импульса . Я 1 = О, поступающего на четвертый вход третьего логического блока 10,; на одном выходе которого присутствуе 1 сигнал Я = 1,а на других входах -исходные уровни сигналов .и и Я с выходов второго таймера 2. При этом импульсный сигнал 9 ю = О через третий логический блок 10 подается на обнуляющий вход реверсивного счетчика 11, который возвращается в исходное состояние, Поэтому к мо-, менту начала 2 "2 + 1-го шага устройство возвращается в исходное состоя- ние, описанное ранее. Причем в регистре 12 будет записано среднее за 2 кт шагов число ( д п 1) импульсов заполнения разности периодов частоты Еп воспроизводимого входного сигнала Яс и сигнала Яэ эталонной частоты. В момент начала каждого иэ импульсов Я (то есть, практически, в начале каждого шага) на импульсном выходе г третьего таймера 3 появляется короткий импульс Ц = О, который, поступая на синхронизирующий вход второго реверсивного счетчика 13, разрешает параллельную перезапись числа Ь пш хранящегося в регистре 12 на протяжении 2"1 шагов текущего цикла, в счетчик 13. Одновременно, короткий импульс Я щ = О, поступая на четвертые входы счетчика 13, предотвращает списывание числа дпЕщ записанного в счетчике 13, импульсами частоты Е, подаваемыми на третьи входы счетчи ка 13.Если а.1 )О, то естьТ и Т (РРэ) и, следовательно, запись числа апв первый реверсивный счетчик 11 про изводилась по суммирующему входу, то на выходе старшего разряда счетчика 11 сохранится уровень-признак прямого счета (суммирования), Этот же уровень= О будет записан в старшем разряде регистра 12.и соот- ветственно счетчика 13, на старшем разряде которого будет го= О. Вэтом случае после окончания короткого импульса Ц = О, то есть при 1 на четвертых входах второго реверсивного счетчика 13, сигнал опорной частоты Ео, подаваемый на третьи входы счетчика 13, проходит на вход счетчика 13. Следовательно, начиная с момента окончания короткого импульсасигналы Яб и 92 г совпадают по уровню (Я = Яо= 0) на время списывания в счетчике 13 числа д п 1, равное Ь ь Е/п 14,(с точностью до указанной выше ошибки дискретнос-, ти) . В момент перехода положительного (в данном случае) числа,записан- Мого в счетчике 13, через "О" уровень сигнала на выходе старшего раз ряда счетчика 13, то есть уровень Яо, изменится (с "0" на "1"), что приведет к запиранию вычитающего входа счетчика 13 и счет импульсов на данном шаге прекратится.Вместе с тем, ак как в течение времени д 1 было Яб = Яго = О, а-лО, = О то, согласно таблице истинности формирователя 15 импульсов частота Ер сигнала на входе счетчика 44 блока 15 при номинальной величине 1 р = Ко/2, в начале каждого шага данного цикла (то есть, при д тшО) в течение Временид 1 шбудет равна Г. Это значит, что количество импульсов, подаваемых на вход выходного счетчика 44 формирователя 15, возрастает и период Тш частоты Е на выходе этого счетчик г ка уменьшается на величину Йхы. В результате, увеличится скорость врацения ЩД, то есть скорость протяжки и соответственно частота воспроизводимого пилот-сигнала ЕпС, спериод которой Т уменьшится на величину Ь"1 то есть сравняется с периодом Тз эталонной частоты РЭ .Если жеа 1,сО, то есть Т с Тэ (Ьс ) э) и, следовательно, запись числа дп,сО в счетчик 11 производилась по вычитающему входу, то на выходе старшего разряда этого счетчика сохраняется уровень-признак обратного счета, например "1"Этот же уровень (66 = 1) будет записан в старшем разряде регистра 12 и соответственно счетчика 13, на выходе старшего разряда которого Ц 20- 1,В этом случае после окончания ко-. роткого импульса Я = О, то есть при Я = 1 и сигнале Я о = 1 на четвертых входах счетчика 13, сигнал Яо опорной частоты Ео, подаваемый на третьи входы счетчика 13, проходит на суммирующий вход счетчика 13. Следовательно, начиная с момента окончания короткого импульса Я сигналы 6 б и Яосовпадают по уровню (й 6 = 90= 1) на время списывания в счетчике 13 числа Гп 1 ш равное(Ь 1 Ш = 1 Ьфш (с точностью доуказанной выше ошибки дискретности) .В момент перехода отрицательногочисла, записанного в счетчике 13,через "0" уровень сигнала на выходестаршего разряда счетчика 13 - Яо,изменится (в данном случае - с 1на О), что приведет к запираниюсуммирукщего входа счетчика 13. Поскольку вычитающий вход остается запертым сигналом 66 = 1 (в течение1+2" шагов цикла), то счет импульсов на данном шаге прекращается.Вместе с тем, поскольку в течениевремени дМшЯь = Ого= 1, а О 1 = О5 то, согласно таблице истинности дляФормирования выходных импульсов формирователя 15 частота Ер сигнала навходе счетчика 44 формирователя 15э начале каждого шага в течение вре;Я мениск 1 Ш будет равна: Хр = О. Этозначит, что количество импульсов,подаваемых на вход указанного счетчика 44, уменьшится и период Тш частоты Еш на выходе счетчика 44 (то25 есть частоты выходного сигнала ЯВДвозрастет на величину ЬТШ . В результате уменьшится скорость вращенияротора ЦЦ, то есть скорость протяжки и, соответственно, частота восо производимого пилот-сигнала Ряс,период которой уменьшится на величину д 1 ц и сравняется с периодом эталонной частоты Ез,35 45 5 О 55 60 б 5 Таким образом, в предлагаемом устройстве:замер отклонений фазы Ь у и частоты д Ея сигнала датчика (в данном случае пилот-сигнала (я, воспроизводимого с магнитного носителя) рт эталонных и соответствующая коррекция регулирования скорости вращения ведущего шагового двигателя произ" водится нР непрерывно, а циклически, в конце каждого из циклов, длительность которых Тпостоянна и заведомо больше времени практически полного затухания колебаний ротора ЩД, возникающих при внесении коррекции в начале цикла,измеренные значения Щ и усредненной за время Тн = (2+ 1)ф Т 1 величины Ь Гг, Фиксируются каждое в своем запомийающем устройстве, причем коррекция частоты пилот-сигнала в следующем цикле прочвводится путем изменения длительности каждого из этого цикла Т на величину, соответствующую измеренному значению Я 1 , а коррекция Фазы (если д(р превышает некоторое допустимое значение) путем изменения ТШ на постоянную малую величину Ь, вводимую до тсх пор, пока возникающий за счет нее Фазовый сдвиг не скомпенсирует измеренную величину. При этом величина ь выбирается достаточно маФормула изобретения 50 лой, порядка 1 от Т , чтобы введение ее (то есть коррекция фазы) не приводило к существенному увеличению амплитуды и времени затухания колебаний ротора ЦД и к связанной с этим необходимости увеличения длительности цикла Тц. Зона нечувствительности Тдолжна превышать флюктуации фазового сдвига, возникающие иэ"эа присущей ЩД неточности отработки шага (в общем случае - до 10-20), которая при отсутствии внешних возмущений, в частности, изменений рабочей частоты, составляет 0,006 ТщПрименение предлагаемого устройства позволяет повысить точность и расширить область устойчивой ста; билизации с 1 до 10-15, что заведомо перекрывает область возможных отклонений дискриминируемой часто ты от номинала,Это Обуславливает получение определенного технико-экономического эффекта от его внедрения в системы стабилизации скорости протяжки 25 магнитного носителя. ЗОУстройство для управления ведущим шаговым двигателем, содержащее первый и второй реверсивные счетчики, формирователь импульсов и частотный дискриминатор, о т л и ч а ющ е е с я тем, что, с целью повышения точности устройства, в него ,введены первый, второй и третий таймеры, фазовый дискриминатор, первый и второй ЙЯ-триггеры, дешифра- тор, регистр сдвига, первый, вто О рой и третий логические блоки, причем первые выходы дешифратора, . частотного дискриминатора, первый и второй выходы фазового дискриминатора через первый логический блок подключены к суммирующему входу первого реверсивного счетчика, второй выход дешифратора, выход вто. рого ВЯ-триггера, первые выходы первого и второго таймеров, второй выход частотного дискриминатора и первый вход устройства через второй логический блок подключены к вычитающему входу первого реверсивного счетчика, а первый, второй и 55 третий выходы второго таймера, обнуляющий вход устройства и .выход второго ЙЯ-триггера через третий логический блок .подключены к обнуляющему входу первого реверсивного 60 счетчика, разрядные выходы которого соединены с соответствующими входа,ми дешифратора, с первым К-входом второго КБ-триггера и через регистр сдвига - с информационными входами второго реверсивного счетчика, первые суммирующий и вычитающий входы которого подключены к старшему разряду регистра сдвига, вторые суммирующий и вычитающий входы - к выходу второго реверсивного счетчика, третьи суммирующий и вычитающий входы - к первому входу устрой ства, четвертые суммирующий и внчитающий входы, а также синхрониэирующий вход - к первому выходу третьего таймера, а обнуляющий вход - к обнуляющему входу устройства, соединенному с первым входом первого таймера, с первым и вторым входами второго таймера и с первым управляющим входом регистра сдвига, второй управляющий вход которого . подключен к четвертому выходу второго таймера, пятый, шестой и седьмой выходы которого соединены соответственно с первым входом фазового дискриминатора, с первым и вторым входами частотного дискриминатора, а первый инверсный выход - с . первым входом третьего таймера, второй выход которого подключен к треть". ему входучастотного дискриминатора, а второй вход - к четвертому входу частотного дискриминатора, к второму входу фазового дискриминатора и к первому входу устройства, первый, второй, третий, четвертый, пятый, шестой и седьмой входы формирователя импульсов подключены соответственно к выходу второго реверсивного счетчика, к выходу первого КЯ-триггера, к выходу второго КБ-три 1 гера, к первому входу первого таймер ра, к старшему разряду регистра сдвига, к первому входу устройства и к второму выходу первого таймера, третий выход которого соединен с третьим входом фазового дискриминатора, четвертый вход которого соединен с первым выходом второго таймера и с вторым к-входом второго ЙБ-триггера, а первый и второй выходы - соответственно а Я-входом и К-вхсдом первого КЯ-триггера, третий выход дешифратора подключен к Я-входу второго ЙЬ-триггера,а второй вход первого таймера и третий вход второго таймера. - соответственно к первому и второму входам устройства. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР М 649032, кл. С 11 В 27/32, 1976. 2. Патент ФРГ М 2342224,кл. Н 02 Р 5/00, опублик. 1976