Преобразователь кодов

(51) . л, Н 03 К 13/24 с присоединением заявки,%(23) Приорнтет -,9 жударетвенв 6 кеиктет СЮйв Р ао двэи взеВретений и еткриткв(72) Авторы изобретения П) Заявител ПРЕОБРАЗОВАТЕЛЬ КОДО 2Недостатком этого устройства являе ся невозможность обеспечения преобраз вания последовательного кода в пврвлле ный и многократный выдачи информации, что ограничивает его область примененияБель изобретения - расширение функциональных возможностей преобразоввт Изобретение относится к импульсной. те гехнике и может быть использовано в .Оее устройствах автоматики и вычислительной ль-. техники.Известно устройство преобразованиядвоичного и - разрядного кода, содержа 5шее счетчик, дешифратор, входные и иы- еля ходные кпючн, регистр памяти и логиче- кодовсиие элементы11. Указанная цель достигается тем, чтоНедостаток эгого устройства - огра- в преобразователь,содержащий разрядный ниченные функциональные возможности, регистр сдвига, первые входы которогойОНаиболее близким к предлагаемому яв- соединены с входнымишинами парвллельляется преобразователь параллельного ко- ного кода, другой вход - с входной шиной да в последовательный, содержащий раз-последовательного кода, первые выходы рядный регистр сдвига соответствующие подключены к вь 1 ходным шинам парвллельй15входы и выходы которого соединены с . ного кода, в выход переноса через первый входными и выходными шинами параллель- выходной ключ подключен к выходной шиненого кода, выходной ключ, элемент 4 И- последовательного кода, элемент 4 И-ИЛИ, ИЛИ, первый, вуоройи третий и четвергый, выход которого соединен с первым входом входы которого соединены с соответсгву- синхронизации регистра сдвига, первыйФОющими шинами синхронизации преобразова- .вход - с первой шиной синхронизациителя, распределитель тактов, триггеры преобрвзовагеля кодов, второй, третий результата: ковнтрвщй входные ипочи и,четвертый входы - со второй шиной синэлементы задержки 123европизации преобразователя кодов, рвсСоставитель Л инив Техред М. Над 6 Тираж 954 Государственного ком делам изобретений и Москва, Ж, РаушсО 4 3 91734 пределитель тактов, триггеры результата контроля, входные ключи и элементы задержки, введены распределитель операций, элемент Пирса, элементы 2 И-ИЛИ, элементы ИЛИ, выходные. и управляющие клк чи, блок элементов ИЛИ, триггеры ввода и вывода, причем пятый и шестой входы элемента 4 И-ИЛИ соединены с источником последовательного кода и через пер-.ый элемент ИЛИ и первый входной ключ 1 о с первым входом триггера ввода, Выход которого подключен к седьмому и восьмому входам элемента 4 И-ИЛИ, шине ввода преобразователя кодов и первому входу первого элемента 2 И-ИЛИ, второй и третий входы которого соединены со второй шиной синхронизации, а выходы - с первым входом распределителя тактов, первые выходы которого соединены с ад ресными шинами преобразователя кодоВ и. . с другими входами синхронизации регистра сдвига, выход переноса распределителя тактов соединен с первым входом распределителя операции, выход старшего разряда распределителя тактов подключен ко ,входу второго выходного ключа, второй вход которого соединен с выходом первого триггера результата контроля, другой его выход подключен ко входу первого управляющего ключа, при этом счетный вход первого триггера результата контроля соединен с соответствующим по. следовательным входом регистра сдвига и с выходом второго управляющего ключа, один из входов которого соединен с выходом переноса регистра сдвига, а дру 35 гой - с выходом второго элемента ИЛИ, первый вход которого соединен со вторым входом первого выходного ключа, вторым входом первого управляющего клю 4 О ча и первым выходом распределителя опе- . раций, второй его выход подключен ко второму входу второго элемента ИЛИ, третий выход распределителя операций подключен к девятому входу элемента 4 И-ИЛИ и к .пераому входу Второго эле 45 мента 2 И-ИЛИ, второй вход которого соединен с десятым входом элемента 4 ИИЛИ, с источником параллельного кода и со вторым входом первого элемента ИЛИ, причем, выход второго элемента 2 И-ИЛИ соединен с общей шиной распределителя тактов, четвертый выход распределителя операций подключен к одиннадцатому входу элемента 4 И-ИЛИ, а третий выход распределителя операций соединен с двенадцатым входом элемента 4 И-ИЛИ, чет- веотым входом первого элемента 2 И-ИЛИ, со вторым входом триггера ввода, с третьим входом второго элемента 2 ИИЛИ и через третий управляющий ключ ипервый элемент задержки с первым входом триггера вывода, четвертый выходраспределителя операций соединен со вторым входом первого управляющего ключа,выход которого подключен к первому входу второго триггера результатов контроля, второй вход которого подключен к выходу второго выходного ключа, к первойшине результатов контроля и к первомувходу третьего выходного ключа, второй вход которого соединен с выходом второго триггера результатов контроля, а вы- .ход - со второй шиной результатов контроля преобразователя кодов, при этомустановочная шина преобразователя кодовподключена к первому входу блока элементов ИЛИ, второй вход которого соединен с шиной. результатов контроля источников информации преобразователя кодов,третий вход соединен с шиной результатов контроля приемников информации ипервым входом третьего триггера результатов контроля, выход которого подКлючен через третий еж мент ИЛИ ковторому входу третьего управляющегоключа и первому входу четвертогоуправляющего ключа, выход которого соединен с установочным входом распрецелителя операций, другой вход третьего триггера результатов контроля соединен с первым выходом блока элементовИЛИ и со вторым входом триггера вывода, кроме .того выход четвертого элемента ИЛИ подключен к дифференциальномувходу триггера вывода, через второй элемент задержки - ко второму входу четвертого управляющего ключа, к тринадцатому входу элемента 4 И-ИЛИ, к пятому входу первого элемента 2 И-ИЛИ,первый вход четвертого элемента ИЛИсоединен с шиной ввода последовательного кода преобразователя, с третьим входом первого выходного ключа, а второй вход - с четвертым входом второго элемента 2 И-ИЛИ и шиной ввода параллельного кода, при этом второй выход .блокаэлементов ИЛИ соединен с установочными входами распределителей операций,и тактов и с третьим входом первого триг 1 ера ввода, третий выход блока элементов ИЛИ соединен со вторым входом триггера результата контроля, причемвыход триггера вывода подключен к шиневыхода преобразователя, к первому входу элемента Пирса и к дифференциальному входу пятого управляющего ключа, выходкоторого соединен с четвертым входомподключена ко входу блока 39 элементовИЛИ, Второй вход блока 39 элементовИЛИ соединен с шиной 40 результатовконтроля источников информации преобразователя. Третий вход блока 39 элементов ИЛИ соединен с шиной 41 результатов контроля приемников информации и со входом триггера 42 результатов контроля приемников информации, выход кото-рого подключен через элемент 43 ИЛИ ковторому входу управляющего ключа 31 и 5 91734блока элементов ИЛИ, а инверсный входпятого управляющего ключа связан с шиной повтора преобразователя и со вторыми входами третьего элемента ИЛИ и .элемента Пирса, выход последнего подключен ко второму входу первого входного ключа, при этом пятый вход блокаэлемента ИЛИ через третий элемент задержки подключен к первой шине результатов контроля преобразователя,1 ОНа фиг. 1 представлена функциональная схема преобразователя кодов; нафиг; 2-4 - циклограммы его работы,Преобразователь кодов содержит лразрядный регистр 1 сдвига, количество 5разрядов которого равно количеству разрядов кода, образованного из .Кзначимых в -разрядных информационных блоков и К - ого блока с контрольной информацией, количество разрядов которого 20равно количеству значимых информационных блоков, следовательно, и =(я+1)(К).Первые о (входов ) 2 и (выходов) 3регистра 1 сдвига связаны соответственно с входными шинами (входами) 4 и выходными шинами (выходами). 5 параллельного кода преобразователя, входная шина(вход) 6 последовательного кода которого соединена с последовательным входом Зо7 регистра 1 сдвига, вхоц 8 синхронязации которого подключен к выходу элемента 9 4 И-ИЛИ. Первый вход элемента 94 И-ИЛИ соединен с шиной 10 синхронизации преобразователя, второй, третий ичетвертый входы элемента 9 4 И-ИЛИ соединены с шиной 11 синхронизации преобразователя, Выход 12 переноса регистра 1 сдвига через выходной ключ 13подключен к выходной шине (выходу) 14последовательного кода преобразователя.Шина 15 последовательного кода соединена с пятым и шестым входами элемента 9 4 И-ИЛИ и через элемент 16ИЛИ и входной ключ 17 - со входомтриггера 1 8 ввода, выход которого подключен к седьмому и восьмому входамэлемента 9 4 И-ИЛИ и ко входу элемента 19 2 И-ИЛИ, второй и третий входыкоторого соединены с шиной 11 синхронизации преобразователя.Выход элемента 19 2 И-ИЛИ связан совходом распределителя 20.тактов, емкость которого равна и . Выходы распределителя 20 тактов соединены с адрес 55ными шинами 21 преобразователя и совходами 22 синхронизации регистра 1сдвига, выход переноса распрепелителей20 тактов соединен со входом распреде 0 6лителя 23 операций, старший разряд распределителя 20 тактов подключен ко вхэ. ду выходного ключа 24, второй вход которого соединен с выходом триггера 25 результатов контроля, другой выход которого подключен ко входу управляюшего ключа 26.Счетный вход триггера 25 результата контроля связан с другим последовательным входом регистра 1 сдвига и с выходом управляющего ключа 27. Один из входов управляющего влюча 27 соединенс выходом 12 переноса регистра 1 сдвига, другой - через элемент 28 ИЛИ со вторым и третьим выходами распределителя 23 операций. Выход распределителя 23 операций подключен к девятому входу элемента 9 4 И-ИЛИ и ко входу элемента 29 2 И-ИЛИ, второй вход которого связанс десятым входом элемента 9 4 И-.ИЛИ,с шиной 30 параллельного кода и со вторым входом элемента 16 ИЛИ. Выход элемента 29 2 И-ИЛИ соединен с общей шиной распределителя 20 тактов.Второй выход распределителя 23 опт раций подключен к одиннадцатому входу элемента 9 4 И-ИЛИ, Третий выход распределителя 23 операций связан со вторым входом выходного ключа 13, двенадцатым входом элемента 9 4 И-ИЛИ, четвертым входом элемента 19 2 И-ИЛИ, с установочным входом триггера 1 8 ввода, с третьим входом элемента 29 2 И-ИЛИ и через управляющий ключ 31 и элемент 32 задержки - со входом триггера 33 вывода, Четвертый выход распределителя 23 операций соединен через второй вход управляющего ключа 26 с установочным входом триггера 34 результатов контроля, счетный вход которого подключен к выходу выходного юпоча 24, к шине 35 результатов контроля преобразователя и ко входу выходного ключа 36, второй вход которого связан с выходом триггера 34 результатов контроля, а выход - с шиной 37 результатов контроля преобразователя.Установочная шина 38 преобразователя7 9173ко входу управляющего ключа 44, выходкоторого связан с установочным входомраспределителя 23 операций. Другой входтриггера 42 результатов контроля приемников информации соединен с выходом 5блока 39 элементов ИЛИ и с другим входом триггера 33 вывода. Выход элемента 45 ИЛИ подключен к дифференциальному входу триггера 33 вывода и черезэлемент 46 задержки - ко второму входу 0управляющего ключа 44;Выход элемента 45 ИЛИ связан с тринадцатьтм входом элемента 9 4 И-ИЛИ,пятым входом элемента 19 2 И-ИЛИ, входы элемента 45 ИЛИ соединены с шина-ми 47 и 48 ввода последовательного ипараллельного кодов преобразователя, и,соответственно, с третьим входом выходного ключа 13 и с четвертым входомэлемента 29 2 И-ИЛИ. Второй выход 20блока 39 элементов ИЛИ связан с установочными входами распределителей 23 и20 операций и тактов и с другим установочным входом триггера 18 ввода,Третий выход бпока 39 элементов ИЛИ 25соединен с установочным входом счетного триггера 25 результатов контроля. Вы-.ход триггера 33 вывода подключен к шине 49 выхода преобразователя, ко входуэлемента 50 Пирса и к дифференциально- З 0му входу управляющего ключа 51, выходкоторого соединен с четвертым входомблока 39 элементов ИЛИ. Инверсный вход.управляющего ключа 51 связан с шиной52 повтора преобразователя и со вторы 35ми входами элемента 43 ИЗМИ и элемента 50 Пирса.Выход последнего подключен ко второму входу входного ключа 17. Пятый входблока 39 элементов ИЛИ подключен чероз элемент 53 задержки к шине 35 результатов контроля преобразова тепя.Выходтриггера 18 ввода подключен к шине 54ввода преобразователя,Преобразователь работает следующимобразом.Перед началом работы проводится ус,тановка в исходное состояние всех элементов через блок 39 элементов ИЛИсигналом "общий сброс" приходящим на50установочную шину 38, В исходном состоянии на первом выходе распределителя 23 операций проявляется сигнал.Данный преобразователь может прщпмать информацию из источников с последовательным или параллельным кодом,55контролировать ее и передавать в приемники с последовательным или параллельным кодами. 40 8Рассмотрим работу преобразователяпри вводе информации из источника параллельного кода.При поступлении с шины 30 сигналвывода источника паралпельного кода", вслучаеесли преобразователь не проводит работу с приемниками информации(отсутствует сигнал фвыводф на шине 349 и через элемент 50 Пирса на входной ключ 17 поступает разрешавшийсигнал), вводится триггер 18 ввода, и .висточник подается сигнал фввод черезшину 54,Циклограмма работы преобразователяпри приеме информации из шины 30 параллельного кода представлена на фиг. 2.Синхроимпульсы, приходящие с шины 11,через элементы 19 2 И-ИЛИ поступаютна распределитель 20 тактов. Одновременно эти же импульсы через элемент 9.4 И-ИЛИ поступают на вход 8 синхронизации регистра 1 сдвига.На общую шину распределителя 20тактов поступает разрешающий сигнал через элемент 29 2 И-ИЛИ, так как в ис-.ходном состоянии этот элемент приоткрытразрешающим потенциалом с первого выхода распределителя 23 операций.С выходов распределителя 20 тактовимпульсы 4 дресов информационных бпоков поступают в источник информаций через шину 21 и одновременно на. параллельные аходы 22 синхронизации регисъра 1 сдвига.Из источника информации соответственно каждому адресу в преобразователь по.ступает информационный е - разрядныйблок через шину 4 на первыею входов 2регистра 1 сдвига.По совпадению адреса информационногоблока с т-ым импульсом сдвигапроисходит запись этого информационного блока в регистр 1 сдвига.До прихода следующего информационного потока из источника информации врегистр 1 происходит сдвиг записаннойинформации на т разрядов,После записи последнего информационного потока происходит контроль записанной информации. При этом по заднему фронту "последнейого синхроимпульса состояние распределителя 23 операций изменяется, и появляется сигнал на следующем выходе распределителя 23, снимается разрешакщий сигнал с общей шины распределителя 20, и приоткрывается управляющий.юпоч 27 через элемент 28 ИЛИ.55 9 9173Импульсы при сдвиге с выхода 12 регистра 1 сдвига через ключ 27 поступают на другой вход синхронизации этого же регистра 1. Выходные импульсы с регистра 1 сдвига одновременно поступают и 5 на счетный вход триггера 25 результатов контроля.Если при поступлении К-го адреса информационного блока с выхода распреде- Флителя 20 на вход ключа 24 на выходе этого ключа нет сигнала, то это соответ ствует отсутствию искажений информации. Источник информации снимает сигнал вывода с шины 30, Операция контроля на этом заканчивается и появляется сигнал на следующем выходе распределителя 23. Через управляющий ключ 31 с задержкой на элементе 32 задрежки взводится триггер 33 вывода, и на выход преобразователя поступает сигнал выход" через ши ну 49 (фиг. 2 а).Если по результатам контроля информации на выходе ключа 24 появится сигнал об искажении (фиг. 2 б), то через элемент 53 задержки и блок 39 элемен тов ИЛИ обнуляются все элементы памяти, кроме триггера 34 результатов контроля, который взводится по заднему фронту сигнала с ключа 24, В источник поступает сигнал через шину 35, свидетеш ш твуюший об искажении информации, По ,получении этого сигнала источник информации снимает сигнал вывод из.источника параллельного кода и с задержкой вновь его выдает, Процесс записи инфор- з 5 мадии и контроля повторяется аналогично выше описанному.В случае повторного получения сигнала об искажении информации в источник поступает сигнал аварийного ее искаже О ния через триггер 34 результатов контроля, выходной ключ 36 и шину 37. При . этом данный преобразователь устанавливается в исходное состояние через бпок 39 элементов ИЛИ. Если при записи щ формации в преобразователь из источника информации через шину 40 поступает сиг. нал искажения информации, то через блок элементов ИЛИ преобразователь устанавливается в исходное состояние, а сигнал 5 О вывод из источника параллельного кода вновь не поступает (фиг, 2 в). При вводе информации из источникапоследовательного кода преобразовательработает следующим образом.При поступлениина шину 15 сигналавывод из источника последовательногокода", в случае, если преобразователь не 40 10работает по выводу инрормацин, взводиъся триггер 18 ввода, и в источник подается сигнал ввод" через шину 54, аналогично вышеописанному.Циклограмма работы преобразователипри приеме информации нз источника последовательного хода представлена нафиг. 3, По получении источника информации сигнала ввод источник начинает выдавать в преобразователь информацию впоследовательном коде через входную шину 6 на вход 7 регистра 1 сдвига.Синхроимпульсы, проходящие на шину10 синхронизации, через элемент 9 4 ИИЛИ поступают на последовательный вход8 синхронизации регистра 1 сдвига.По заднему фронту входного информационного импульса происходит запись иформации в регистр 1, а при поступленииодного импульса синхронизации на вход 8происходит сдвиг записанной информациина один разряд.Одновременно синхроимпульсы, приходящие с шины 10, поступают на распределитель 20 тактов, Импульс переносас распределителя 20 тактов, соответствующий и -ому входному импульсу синхронизации, поступает на распределитель23 операций, и появляется сигнал надругом выходе этого распределителя,Этим сигналом открывается элемент 94 И-ИЛИ и через элемент 28 ИЛИ - управляющий ключ 27. Начинается второйэтап - контроль записанной информации,который проводится аналогично вышеописанному,При выводе информации в приемникпараллельного кода преобразователь работает следующим образом. Вывоп информации из преоораэовагеляв приемник начинается только после появления на шине 49 сигнала "вывод". Приэтом открыт следующий выход распределителя 23 операций.По сигналу выводприемник, еслион свободен, формирует ответный сигнал ввод,Сигнал "вводиз приемника параллельного кода, приходящий на шину 48, черезэлемент 45 ИЛИ открывает элемент 94 И-ИЛИ и элемент 19 2 И-ИЛИ, а черезэлемент 29 2 И-ИЛИ подает разрешающий сигнал на общую шину распределителя 20 тактов,Импульсы синхронизации поступают сшины 11 через элемент 9 4 И-ИЛИ иэлемент 2 И-ИЛИ на распределитель 20тактов и на регистр 1 сдвига и сдвигаПо этому сигналу открываются элементы 9 4 И-ИЛИ и 19 2 И-ИЛИ и выходной ключ 13. 11 9173ют информацщо, которая контролируем. аналогично вышеописанному,Адреса информационных блоков с выкодов распределителя 20, поступающиев приемник через шину 21, разрешаютсчитывать поочередно гп разрядные информационные массивы с первых выходов 3регистра 1 сдвига через шину 5 в приемник 1 фиг. 4 а), По окончании выдачи последнего адреса информационного блока 10срабатывает распределитель 23 операций, оканчивается сигнал с указанноговыхода распределителя 23, и появляется. Приемник подучив информацию, начинает ее контролировать, и по окончанию 20контроля снимает сигнал ввод из приемника параллельного кода с шины 48.По окончании этого сигнала через элемент 45 ИЛИ сбрасывается триггер 33ВыВОда, и сигнал ВыВОд с шины 49 снимается. Если приемник не контролируетпринятую информацию, то вне зависимости от качества принятой информации ондолжен прекратить выдачу сигнала ввод,При этом операция вывода информации З 0в приемник оканчивается,Если в процессе контроля при выводеинформации в данном преобразователе появляется сигнал искажения информации,то данный преобразователь устанавливается в исходное состояние, т.е, сбрасываются все логические элементы и регистр (фиг, 4 б), Триггер 34 результатов контроля сбрасывается через управляющий ключ 26 после сброса триггера 25.Сигнал искажения информации посту-.пает в приемник через шину 35, и приемник устанавливается в первоначальное исходное состояние, Повторной выдачи информации в приемник не происходит,Если при. приеме информации из источника появился сигнал искажения информации, а при повторном приеме искажениеинформации не произойдет, то триггер 2350остается взведенным. И при передаче искаженной информации в приемник на шине37 появится сигнал аварийного искаженияинформации. 40 12 ное состояние. По окончании сигнала ввод из приемника параллельного кода снимается сигнал вывод.Приходящий на шину 41 сигнал искажения информации взводит триггер 42 результата контроля приемников информации, и через элементы 43 и 31 и элемент 32 задержки снова взводится триггер 33 вывода, и на вькодной шине 49 появляется сигнал вывод.При этом распределитель 23 операций. через элемент 46 задержки и управляющий ключ 44 устанавливаются в состояние соответствующее операции вывод.Операция вывод информации в приемник параллельного кода повторится фиг, 4 в).В случае, если требуется дважды или более раз вывести одну и ту же информацию из преобразователя в один или несколько приемников, то на шину 52 должен быть подан сигнад фповторф до момента окончания сигнала фввод" из приемника параллельного кода. Этот сигнал через элемент 43 ИЛИ держит триггер 33 вывода во взведенном состоянии через управляющий япоч 31 во время вывода информации, По окончании вывода, т.е. после снятия приемником сигнала "ввод" из приемника параллельного кода с шины 48, триггер 33 вывода будет обнулен, Распределитель 23 операций установится по окончании сигнала ввод из приемника в состояние, соответствукщее этапу вывода информации.Операция вывода информации в приемник повторится. Если сигнал фповторф снимается с шины 52 раньше окончания сигнала "вывод", то последующей выдачи информации в приемник не будет (фиг.4 г): И преобразователь через ключ 51 и блок 39 элементов ИЛИ установится в исходное состояние.Рассмотрим работу преобразователя при выводе информации в приемник последовательного кода.Вывод информации в приемник последовательного кода начинается с момента поступления из приемника на шину 47 сигнала ввод из приемника последовательного кода.Если по окончании контроля принятой информации в приемнике появится сигнал об искажении информации, то этим сигналом приемник устанавливается в исход-. 55Импульсы синхронизации с шины 11поступают на распределитель 20 тактов и на регистр 1 сдвига. Информация, записанная в регистр 1, поступает через. Одновременно эта информация контролируется.По окончании и -ого синхроимпульса.срабатывает рк;пределитель 23 операций,и появляется сигнал на соответствующемвыходе этого распределителя, при этомзакрываются элементы 9 4 И-ИЛИ и 192 ИИЛИ и выходной ключ 13,В случае положительного. результатаконтроля информации в приемнике последний снимает сигнал ввода из приемникапоследовательного кода, а по его окончании снимается сигнал вывод из преоб разователя с триггером 33 вывода. Преобразователь устанавливается в исходное состояние,На этом операция вывода информации в приемник последовательного кода прекращается.В случае поступления сигналов повтор или сигнала искажения информации иэ приемника или получения своего искажения информации преобразователь будет работать аналогично случаю передачи инфор маций в приемник параллельного кода в части процессов управления.Таким образом, предлагаемый преоб-. разователь проводит работу с системами с последовательным и параллельным представлением информации. Он может бытьиспользован и в качестве буферного устройства и при приеме и передаче информации, Предлагаемый преобразователь может контролировать принятую информацию,передавать одну и ту же информацию вприемник несколько раэ, при этом контролируя ее. Все вьпнеуказанное расширяет функциональные воэможности предлагаэмо го преобразователя и позволяет исполЬзовать его во многих дискретных системахс двоичным представлением информашж ормула из о бретения Преобразователь кодов, содержащий разрядный регистр сдвига, первые входы которого соединены с входными шинами параллельного кода, другой вход - с вход 50 ной шиной последовательного кода, первые выходы подключены к выходным шинам параллельного кода, а выход переноса через первый выходной ключ подключен к выходной шине последовательного кода,элемент 4 И-ИЛИ, выход которого соединен с первым входом синхронизации регистра сдвига, первый вход - с первой шиной синхронизации преобразователя кодов, второй, третий и четвертый нходы - с второй шиной синхронизации преобразователя кодов, распределитель тактов, триггеры результата контроля, входные ключи. и элементы задержки, о т л и ч а ю - щ и й с я тем, что, с целью расширения функциональных возможностей, в него введены распределитель операций, элементы 2 И-ИЛИ, элемент Пирса, элементыИЛИ, выходные и управляющие ключи,триггеры ввода и вывода и блок элементов ИЛИ, причем пятый и шестой входыэлемента 4 И-ИЛИ соединены с источником последоватежного кода и через первый элемент ИЛИ и первый входной, ключс первым входом триггера ввода, выходкоторого подключен к седьмому и восьмому входам элемента 4 И-ИЛИ, шине ввода преобразователя кодов и первому входупервого элемента 2 И-ИЛИ, второй и третий входы которого соединены с второйшиной синхронизации, а выход, - с первымвходом распределителя тактов, первые выходы которого соединены с адресными шинами преобразователя кодов и с другими входами синхронизации регистра сдвига, выход переноса распределителя тактов соединен с первым входом распределителя операций, выход старшего разряда распределителя тактов подключен к входу второго выходного ключа, второй вход которого соединен с выходом первого триггера результатов контроля, другой его Выход подключен к входу первого управляющего ключа, при этом счетный вход первого триггера результата контроля соединен с соответствующим последовательным входом регистра сдвига и свыходом второго управляющего ключа,один из входов которого соединен с выходом переноса регистра сдвига, а другой -с выходом второго элемента ИЛИ, первыйвход которого соединен с вторым входом первого выходного ключа, вторым входомпервого управляющего ключа и первымвыходом распределителя операций, второйего выход подключен к второму входувторого элемента ИЛИ,.третий выход распределителя операций подключен к девятому входу элемента 4 И-ИЛИ и к первомувходу второго элемента 2 И-ИЛИ, второйвход которого соединен с десятым входомэлемента 4 И-ИЛИ, с источником параллельного кода и с вторым входом первогоэлемента ИЛИ, причем выход второго элемента 2 И-ИЛИ соединен с обшей шинойраспределителя тактов, четвертый выходраспределителя операций подключен к40 рой элемент задержки - к второму входу четвертого управляющего ключа, к тринадцатому входу элемента 4 И-ИЛИ, к пя- тому входу первого элемента 2 И-ИЛИ, первый вход четвертого элемента ИЛИ соединен с шиной ввода последоватепьного кода преобразователя с третьим входом первого выходного ключа, а второй вход - с четвертым входом второго элемента 2 И ИЛИ и шиной ввода параллельного кода, при этом второй выход блока элементов ИЛИ соединен с установочными входами распределителей операции и тактов и с третьим входом первого триггера ввода, третий выход блока элементов ИЛИ соединен с вторым входом первого триггера результата контр оля,причем выход триггера вывода подключен к шине выхода преобразователя, к первому входу элемента Пирса и к дифференциальному входу пятого управляющего ключа, выход которого соединен с четвертым входом блока элемента ИЛИ, а инверсный вход пятого управляющего ключа связан с шиной повтора преобразователя и с вторыми выходами третьего элемента ИЛИ и элемента Пирса, выход последнего подключен к второму. входу первого входного ключа, при этом пятый вход блока элементов ИЛИ через третий элемент задержки подключен к первой шине результатов конт- роля преобразователя 15 91 73 одиннадцатому входу элемента 4 И-ИЛИ, а третий выход распределителя операций, соединен с двенадцатым входом элемента 4 И-ИЛИ, четвертым входом первого элемента 2 И-ИЛИ, с вторым входом триггера ввода, с, третьим входом второго элемента 2 И-ИЛИ и через третий управляющий ключ и первый элемент задержки с первым входом триггера вывода, четвертый выход распределителя операций соО единен с вторым входом первого управляющего ключа, выход которого подключен к первому входу второго триггера результатов контроля, второй вход которого подключен к выходу второго выходного 15 ключа, к первой шине результатов конт роля и к первому входу третьего выходного ключа, второй вход которого соединен с выходом второго триггера результатов контроля, а выход - с второй шиной 0 результатов контроля преобразователя кодов, при этом установочная шина преобразователя кодов подключена к первому Ьходу блока элементов ИЛИ, второй вход которого соединен с шиной результатов 2 , контроля источников информации преобразователя кодов, третий вход соединен с шиной результатов контроля приемников информации и с первым входом третьего триггера результатов контроля, выход зо которого подключен через третий элемент : ИЛИ к второму входу третьего управлякзпего ключа и к первому входу четвер. того управляющего ключа, выход которого соединен с установочным входом распределителя операций, другой вход третьего триггера результатов контроля соединен с первым выходом блока элементов ИЛИ и с вторым входом триггера вывода, кроме того, выход четвертого 40 элемента ИЛИ подключен к дифференциальному Входу триггера вывода, через вто Источники информации,принятые во внимание при экспертизе 1, Патент США3199099,кл. 340-347, 1962,2, Авторское свидетельство СССР767751, кл. Н 03 К 13/24,22,07.77.