Способ многодорожечной цифровой магнитной записи и устройство для его осуществления

1606996 Составитель Н,МакаренкоРедактор Л,Веселовская Техред М.Ходанич Корректор С.Шевк Тираж 493 аказ 3 Под пис оизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 ВНИИПИ Государственного комитета по изобре 113035, Москва, Ж, Раушниям и открытиям при ГКНТ СССая наб., д. 4/5ЗО ант 1-й; на Фиг.5 - то же, вариант2-й,Устройство для записи цифровойинформации (фиг.2) содержит источник51 сигналов информации и управления,своими первыми (информационными) ивторым (синхронизирующим) выходамисоединенный с соответствующими входами преобразователя 2.кодов, третьимвыходом с входом сигнала записи буферного ортогонального блока (БОЗУ)3 памяти, четвертым выходом с объединенными входами счетчика 4 адресовГчтения и входом сигнала чтения БОЗУ 3. 15Счетчик 4 адресов своими выходамиподключен параллельно к входам адресачтения БОЗУ 3 и преобразователя 2кодов, три группы выходов которогосоединены соответственно с групой 20информационных входов БОЗУ, группойвходов адреса записи БОЗУ и параллельно с группой информационных выходов БОЗУ с вхбдами формирователей 5сигналов записи, К выходам Формирователей 5 сигналов записи подключенысоответствующие усилители 6 сигналовзаписи и последовательно с ними блок7 магнитных головок.Преобразователь 2 кодов, схемакоторого приведена на фиг,.3, в устройстве записи содержит счетчик 8с последовательно подключенным к немусчетчным триггером 9, элемент задержки 10, выход которого подключен квходу счетчика 8, а вход, объединен"ный с входом блока 15 постояннойпамяти, является тактовым входомпреобразователя 2 первые входы первой группы 11 элементов И, параллельно соединенные с входами первого дешифратора 12, соединены с входамисчетчика 8, которые совместно с выходом счетного триггера 9,образуют пер"вую группу выходов преобразователя 2 45ходов. Выходы первого дешифратора 12соединены с управляющими входамимультиселвктора 13, две группы входовкоторого соединены соответственнопервой группой входов преобразова 50теля 2 кодов и выходами первого регистра 14, счетных триггеров. Выходымультиселектора 13 соединены с адресными входами блока 15 постоянной памяти, выходы которого разделены надве группы, одна из которых совместно55с выходами первой группы 11 элементовИ соединена с входами первого регистра счетных триггеров, а один из выходов дополнительно соединен с вторымивходами первой группы 11 элементов И,Вторая группа .выходов, соединеннаяс входами второго регистра 16 счетныхтриггеров, является второй группойвыходов преобразователя 2 кодов. Квыходам второго регистра 16 счетныхтриггеров последовательно подключеныстатический регистр 17 и вторая группа 18 элементов И, выходы которойявляются третьей группой выходов пре"образователя 2 кода. Вторая группавходов преобразователя 2 кодов соединена с входами второго дешифратора19, выход которого соединен с управляющими входами второй группы 18 элементов И,Формирователь 5 сигнала записив виде прямоугольных импульсов, функциональная схема которого приведенана Фиг.4, в устройстве записи содержит сдвиговый регистр 20, входы которого являются тактовым и информационным входами Формирователя 5, причемтактовый вход соединен также с входомпервого элемента 2 1 задержки, своимвыходом подключенным к первому входупервого элемента И 22, Второй входпервого элемента И 22 подключен к выходу последнего разряда сдвиговогорегистра 20, остальные разряды которого соединены с входами адреса чтения блока 23 постоянной памяти. Выходы блока 23 постоянной памяти соединены через последовательно подключенный статический регистр 24 с входамипараллельной записи начального состояния счетчика 25, выходы которогосоединены с входами элемента ИЛИ 26.Выход первого элемента И 22 соединенс входом управления параллельной записи счетчика 25 и входом второгоэлемента 27 задержки, к выходу которого подключен вход управления чтением блока 23 постоянной памяти. Входсинхрочастоты формирователя соединенс первым входом второго элемента И28, второй вход которого соединенс выходом элемента ИЛИ 26, а выходсо счетным входом счетчика 25, своимвыходом подключенного к входу счетного триггера 29, Выход счетного триггера 29 является выходом формировате.ля 5 сигнала записи,Формирователь 5 сигнала записив виде пилообразного сигнала, функциональная схема которого приведенана Фиг.5, содержит сдвиговый регистр16 30, первый вход которого является информационным входом формирователя 5, тактовый вход которого соединен с объединенными входами трех делителей тактовой частоты 31, 32, 33 и с одним из входов одной из схем И (вторая схема) элемента ЗИ-ИЛИ 34, Один из входов каждой из остальных двух схем И (первая и третья схемы) подключен соответственно к выходам первого и второго делителей 31 и 32 тактовой частоты, а выход третьего делителя 33 тактовой частоты соединен с тактовым входом сдвигового регистра 30 и через элемент задержки 35 с первыми входами первого 36 и второго 37 элементов И. Вторые входы элементов И 36 и 37 соединены соответственно с выходами первого и второго разрядов сдвигового регистра 30, а объединенные третьи входы - с выходом третьего разряда сдвигового регистра 30. Выходы элементов И 36 и 3 соединены с входами установки соответствующих им двух триггеров 38 и 39, входы сброса которых, объединенные с входом счетного триггера 40, подключены к выходу счетчика 41. Первые выходы триггеров 38 и 39 соединены с вторыми входами первой и второй схем И элемента ЗИ-ИЛИ 34, а вторые выходы триггеров 38 и 39 подключены к двум соответствующим им входам третьей схемы И элемента ЗИИЛИ 34. Выход элемента ЗИ-ИЛИ 34 соединен с входом счетчика 41, выходы которого соединены с соответствующими входами преобразователя двоичного сигнала в напряжение, дополнительный вход которого соединен с выходом с счетного триггера 40, а выход является выходом формирователя 5.В общих чертах алгоритм работы устройства записи, функциональная схема которого приведена на фиг.2, может быть представлен следующим образом.Цикл работы начинается с установки устройства в начальное состояние, Затем от источника 1 информации и сигналов синхронизации на вход преобразователя 2 кода начинает поступать информация в виде последовательНости байтов. Каждый поступивший байт информации в преобразователе кода 2 превращается в соответствующие ему коды сигнала записи, и одновременно идет формирование байта контрольного 06996 6кода и кодов четности строк магнитнойзаписи. Коды сигнала записи сразу жепередаются в БОЗУ 3 в виде слова,соединяющего перекодированный байт5информации и коды четности перекодированного байта в формате, содержащемв 0-, 10- и 13-м разрядах кодовыеединицы, в 1-9-м разрядах код перекодированного байта, в 11- и 12-м разрядах коды четности для предыдущих четных и нечетных разрядов и символы нуля в последних 14 и 15-м разрядах,Для образования кодов четностистрок магнитной записи коды сигналазаписи (только коды информации и кодычетности) подвергаются поразрядномусуммированию по шой 2.Контрольный код также накапливают20 путем поразрядного суммирования повой 2 его промежуточных значений.Байт промежуточного значения контроль-.ного кода содержит разряд кода четности преобразуемого байта информации,25 четыре разряда порядкового номерабайта (только для байтов с нечетнымчислом единиц) и три разряда специфического кода, определяемого содержанием кодируемого байта в соответст 30 вии с матрицей кодирования01010101А=0011001100001111Пе ре кодиров ание о суще ствляе тсяпутем опроса ПЗУ 15 в преобразователекода 2 по адресу, соответствующемучисловому значению кодируемого байта.В нулевом разряде формата размещается код четности содержимого байта40кодируемой информации. В 1-3-м разрядах размещается специфическая частьпромежуточного значения контрольногокода, в 4- и 5-м разрядах размещаютсякоды четности для перекодирования45байта по четным и нечетным разрядамсоответственно, В остальных разрядах(6-15) код сигнала записи, причемв 15 - м разряде всегда записываетсякодовая единица,Вариант запоминания ПЗУ (восьмеричное представление) для рассматриваемого примера приведен в табл.1.После поступления и перекодирования всех байтов, входящих в форматзаписи, производится перекодирование55 в код записи накопленного к этомувремени значения контрольного кода.В результате в БОЗУ 3 формируетсяотображение формата записи, а на отдельном регистре 17 в преобразователекода 2 - слово соответствующее кодамчетности строк записи на магнитной5ленте. На этом цикл работы преобразователя кода завершатся, и можетбыть начат следующий цикл преобразования.В новом цикле работы, полностьюповторяющем предыпущий, перекодиро-,, ванная информация также поступаетв БОЗУ 3, однако записывается в соседнем участке памяти,15Одновременно начинается считываниеинформации из заполненной в предыдущЕм цикле области памяти, Причем,еСли запись проводилась по строкампамяти, соответствующих рабочим дорОжкам, то чтение производится постолбцам памяти, соответствующимпоследовательности тактов (строк)магнитной записи, Таким образом, происходит транспортирование информации, 25и в результате единой входной потокинформации на входе преобразователякодов 2 разделяется на ряд отдельныхпо числу рабочих дорожек потоков навыходе БОЗУ 3, На цикл чтения из 30БОЗУ 3 в пятйадцатом такте накладывается чтение кода четности строкимагнитной записи с отдельного регистра 17 в преобразователе 2 кодов,Следующим этапом преобразованийявляется формирование сигнала записи,В рассматриваемом устройстве предлагаются два варианта формирования сигнала записи, каждый из которых имеетсвоей целью повышение продольной40плотности записи. В одном случае,когда сигнал записи представляетсяв виде телеграфного сигнала, осуществляется дополнительная фазовая модуляция, позволяющая в определеннойстепени снизить фазовые искажения ввоспроизводимом сигнале. В другомслучае сигнал записи формируетсявиде пилообразно изменяющегосясигнала, имеющего существенно меньшую ширину спектра,В первом случае (функциональнаяс.хема формирователя записи приведенана фиг.4) кодовый сигнал поступаетна сдвиговый регистр 20, и каждый55раз, как только в старшем разрядеэтого регистра оказывается кодоваяединица, происходит обращение к блоку 23 постоянной памяти, в котором хранятся числа, соответствующие зна, чениям дополнительных задержек, вводимых в фазу сигнала записи.Во втором случае (функциональная схема формирователя сигнала записи приведена на фиг,5) кодовый сигнал поступает на сдвиговый регистр 30,и в результате логического анализа длительности интервала между,ближайшими единипами на вход счетчика 41 включается синхрочастота либо напрямую, либо уменьшечная в 2 или в 3 раза, В итоге на выхо,пе преобразователяцифрового кода в напряжение формируется пилообразное напряжение,Сформирован,птй сигнал усиливаетсяи подается на записывающие магнитныеголовки,функционирование преобразователя2 кода в устройстве для записи выполненного в соответствии с функциональной схемой, приведенной на фиг.3,происходит следующим образом,К моменту прихода очередного байтаинформации на счетчике 8 байтов присутствует соответствующий цифровойкод, под действием которого на выходедешифратора 12 действует сигнал, разрешающий прохождение байта информациис первых входов преобразователя черезмультиселектор 13 на адресные входыблока 15 постоянной памяти, включаетсясоответствующий набор из группы элементов И 11, а на выходе преобразователя действует кодовый сигнал, обра"зующий адрес записи БОЗУ.С приходом очередного байта информации по сигналу синхронизации, сопровождающему этот байт, опрашиваетсяПЗУ по адресу,соответствующемуцифровому значению поступившего байта. Прочитанный код распределяетсяпо элементам преобразрвателя следующим образом.Код четности поступившего байтаинформации поступает на вторые входы элементов И 11 и на вход. первого разряда регистра 14 счетныхтриггеров.Контрольный код байта (3 разряда)поступает на входы 6-, 7-, 8-го раз - рядов регистра 14 счетных триггеров.Коды четности (2 разряда) и информации (9 разрядов) поступают на входы второго регистра 16 счетных триггеров и в сопровождении кодовой единицы (15-й разряд формата)на первые информационные выходы преобразователя. Одновременно по сигналу четности в со 1606996 10бтветствии с включенным набором элементов И 11 на ьхбду 2 - 5-гб разрядбв первого регистра 14 счетных триг-,гербв пбступает кбд порядковой час 5тбты промежуточного значения контрбльнбгб кода.В заключение цикла работы преббразбвателя 2 кода импульс синхрбнизации, задержанный элементов, 10 задержки, поступает на вход счетчика 8 ипереводит егб в счереднбе состояние.После прбхбждения последнего байтаинформации, входящего в фбрмат записи; на выходе дешифратбра 12 пбявляется сигнал, переключающий мультиселектор 13 на подключение на адресныевходы ПЗУ 15 сигналов с выходов первбгб регистра 14 счетных триггеров.Теперь пб сигналу синхронизации, пбступившему на вход преобразователякода, производится преобразованиебайта контрольного кода, сфбрмирбванного на регистре 14 счетных триггеров,в кбд сигнала записи, а пб задержанному сигналу счетчик 8 байтов переходит в начальное состояниепричемсигнал переполнения с егб выхода переключает счетный триггер 9. В результате на выходе адресов записи 30в БОЗУ преобразователя кода формируются адреса, соответствующие новойобласти БОЗУ, Кроме того, пб сигналупереполнения счетчика 8 код, сфбрмирбванный на втором регистре 16 счетных триггеров, передается на статический регистр 17, а регистр 16 ббнуляется.Чтение кода с регистра 17 прбисхб"дит через вторую группу элементов И 4 О18 пб сигналу, формируемому дешифратором 19, Сигнал чтения дешифратбрбм19 образуется путем дешифрирбваниякода адреса чтения из БОЗУ, сббтветствующему адресу чтения инфбрмации 45пятнадцатой строки записи на магнитную ленту,БОЗУ строится на регистровых элементах, организованных структурнов виде матрицы, При этом чтение и.запись могут производиться как пбстрокам, так и пб столбцам этой матрицы, В устройстве запись в БОЗУ производится пб строкам, а чтение - постолбцам, В качестве элементной базымогут быть использованы элементыбртбгбнальнбй памяти серии 537 РУД,Блок фбрмирбпания сигнала в виде:игнала с прямбугольнымп псрепадамппб кодовой единице (сигнал типа БВНМ), выполненный пб схеме на фиг,4, работает следующим образом.Кбд инфбрмации, сопровождаемый импульсом синхронизации, поступает на вход блока и записывается на с сдвигбвбм регистре 20. Выход старшегб разряда сдвигбвбгб регистра 20 подсоединен к одному из входов элемента И 22, на второй вход которого поступает импульс синхронизации, задержанный вб времени на элементе 21 задержки. Если в старшем разряде сдвигбвбгб регистра 20 в этот момент записана кодовая единица, тб задержанный импульс синхронизации, пройдя через элемент И 22, поступает на вход второго элемента 27 задержки и на вход параллельной записи кода в счетчик 25. Пбд действием этого сигнала цифрбвбй кбд сб статического регистра переписывается на счетчик 25, В результате на первом входе элемента И 28 возникает разрешающий сигнал, который действует дб тех пор, пока на счетчике 25 будут сбстояния, отличные бт нулевого (элемент ИЛИ 26 обеспечивает передачу разрешающегб сигнала дб тех пбр, пока хотя бы на одном из разрядов счетчика 25 будет записана кодовая единица). Теперь на вход счетчика 25 поступает синхрбчастбта с входа блока, переводя счетчик в последовательность очередных состояний. Как только счетчикзаканчивает цикл счета, на егб выходе фбрмируе тся сигнал пе ре полнения, а на выходе элемента И 28 исчезает разрешающий сигнал, Пб сигналу перепблнения происходит переключение состояния триггера 29, обеспечивая фбрмирбвание сигнала записи с компенсирующей дополнительной фазбвбй модуляцией.Параллельнб с этим импульс синхронизации, пройдя через второй элемент 27 задержки на вход чтения узла пбстбяннбй памяти 23, передает числбвбй кбд из ячейки памяти, адрес которой определяется содержимым сдвигбвбгб регистра 20, на статический регистр 24, подготавливая блок фбрмирбвания сигнала записи к формированию очередного переключения в сигнале записи, Значения кодов, записанных в узел 23 постоянной памяти, определяются желаемой функциональнбй связью между бтношениями длительностей соседних интервалов, прилегающих к мбдулируембму50 переключению в сигнале записи, и величиной дополнительной фазовой модуляции.В рассматриваемом варианте функ"циональная связь установлена примернологарифмической, записываемые кодыприведены в табл,2;Формирование сигнала записи в видепнлообразного напряжения (схема формирователя сигнала записи приведенана фиг,5).Код информации, поступающий с входа блока, последовательно записывается на сдвиговый регистр 30 под действием сигналов с выхода делителя 33частоты импульсов синхронизации, поступающих также на вход элемента 35задержки,Цикл работы блока начинается споступления кодовой единицы в старшийразряд сдвигового регистра 30.В зависимости от содержимого егопредыдущих разрядов сигнал с выходаэпемента 35 задержки может пройти,либо через элемент И 36, либо черезэлемент И 37, либо через оба (в случае наличия кодовых единиц в обоихмладших разрядах сдвигового регистра30) и запустить соответственно, либотриггер 38, либо триггер 39, либооба вместе. В результате на выходэлемента ЗИ-ИЛИ 34 проходят либо имг.пульсы синхрочастоты прямо с входаблока, либо с выходов делителей 31или 32 этой частоты. Делители 31 и32 в рассматриваемом варианте имеюткоэффициенты деления 2 и 3 соответст.венно. Импульсы с выхода элементаЗИ-ИЛИ 34 поступают на вход счетчика41. Последовательйость цифровых кодов, снимаемая с выходов счетчика 41,преобразуется в напряжение преобразователем 42, обеспечивая формированиепилообразногизменяющегося напряжения.На дополнительный вход преобразователя 42 подается сигнал с выхода счетного триггера 40. Под действием этогосигнала происходит коммутация сигналов, снимаемых с выходов счетчика 41,с прямых на инверсные. Поскольку переключение триггера 40 происходит посигналу переполнения счетчика 41,то в соседних интервалах направлениеизменения сигнала на выходе преобразователя изменяется на противополож"ное,Кроме того, по сигналу переполнения со счетчика 41 происходит сброс 1 О 15 20 25 30 35 40 45 в. начальное состояние триггеров 38 и 39, в результате чего завершается цикл работы блока формирования сигнала записи в виде пилообразного напряжения.Формула изобретения1. Способ многодорожечной, цифровой магнитной записи, основанный на переключениях в сигнале записи по каждой записываемой кодовой единице закодированной информации для каждой рабочей дорожки с образованием при этом заданного периодически повторяющегося формата записи, о т л и - ч а ю щ и й с я тем, что, с целью расширения объема записываемой информации с контролем качества информации и возможности ее коррекции, по каждой рабочей. дорожке записывают сигналкодовой единицы, сигналы одного или несколько байтов информации, перекодированны в десятиразрядные слова, заканчивающиеся кодовой единицей и содержащие не более двух нулей подряд, при этом по одной из рабочих дорожек записывают также перекодированные байты контрольного кода для байтов информации, записываемых по остальным рабочим дорожкам, два кодовых символа четности числа .кодовых единиц, записываемых на нечетных и четных местах перекодированной информации, и дополнительную кодовую единицу, затем параллельно двумя строками магниТной записи записывают символы четности числа кодовых единиц для каждой строки магнитной записи пере- кодированной информации, а на позициях неиспользуемых разрядов переключений сигналов не производят.2. Устройство для многодорожечной цифровой магнитной записи, содержащее источник сигналов информации иуправления, последовательно соединенные формирователи и усилители сигналов записи по числу рабочих дорожеки блок магнитных головок, о т л и -ч а ю щ е е с я тем, что, с цельюрасширения объема записываемой информации с контролем качества информации и возможности ее коррекции, оно снабжено преобразователем кода., буфернымортогональным запоминающим блоком и счетчиком адресов чтения, при этом источник сигналов информации и управления своими первыми и вторым выхода 13 1606996ми соединен с соответствующими входами преобразователя кода, третьим входом - с входом сигнала записи буферного ортогонального запоминающего блока, а четвертым выходом - с объединенными входами счетчика адресов чтения и входом сигнала чтения ортогонального запоминающего блока, счетчик адресов чтения своими выходами подключен параллельно к входам адресов чтения буферного ортогонального запоминающего блока и преобразователя кода, три группы входов которого соединены соответственно с группой информационных входов и группой входов адреса записи ортогонального запоминающего блока и параллельно с группой информационных выходов этого блока с входами формирователей сигналов записи, преобразователь кодов содержит счетчик с последовательно подключенным к нему счетным триггером, элемент задержки, выход которого подключен к входу счетчика, а вход, .объеди ненный с входом блока постоянной памяти, является тактовым входом преобразователя, первые входы первой группы элементов И, параллельно соединенные с входами первого дешифрато- Зо ра, соединены с выходами счетчика, которые совместно с выходом счетного триггера образуют первую группу выхо.дов преобразователя, выходы первого дешифратора соединены с управляющими входами мультиселектора, две группы входов которого соединены соответственно с первой группой входов преобразователя и выходами первого регистра счетных триггеров, выходы мульти О селектора соединены с адресными входами блока постоянной памяти, выходы которого разделены на две группы, одна из которых совместно с выходами первой группы элементов И соединена 45 с входами первого регистра счетных триггеров, а один из выходов дополнительно соединен с вторыми входами первой группы элементов. И, вторая группа выходов, соединенная с входами второго регистра счетных триггеров, является второй группой выходов преобразователя кода, к выходам второго .регистра счетных триггеров последовательно подключены статический регистр и вторая группа элементов И, выходы которой являются третьей группой выходов преобразователя кода, вторая группа входов преобразователя кода соединена с входами второго дешифра-тора, выход которого соединен с управляющими входами второй группывторой группы элементов И. 3Устройство по п,2, содержащее сдвиговый регистр, входы которого являются входами формирователя, элемент ИЛИ, два элемента задержки и счетный триггер, о т л и ч а ю щ е е с я тем, что формирователь сигнала записи дополнительно снабжен блоком постоянной памяти, статическим регистром, счетчиком и двумя элементами И, при этом тактовый вход формирователя соединен дополнительно с входом первого элемента задержки, выход которого подключен к первому входу первого элемента И, вторым входом подключенного к выходу последнего разряда сдвигового регистра, остальные выходы разрядов которого соединены с входами адреса чтения блока постоянной памяти, выходы блока постоянной памяти соединены с входами записи " статического регистра, к выходам которого подключены входы параллельной записи начального состояния счетчика, выходами разрядов соединенного с входами элемента ИЛИ, выход первого элемента И соединен с входом управления параллельной записи счетчика и входом второго элемента задержки, к выходу которого подключен вход управления чтением блока постоянной памяти, вход синхрочастоты формирователя соединен с первым входом второго элемента И, второй вход которого соединен с выходом элемента ИЛИ, а выход - со счетным входом счетчика, выход которого соединен с входом счетного триггера.ч. Устройство по п,2, содержащее сдвиговый регистр, вход которого является информационным входом формирователя, счетный триггер, элемент задержки, элемент ЗИ-ИЛИ и преобразователь двоичного цифрового сигнала в напряжение, о т л и ч а ю щ е е с я тем, что формирователь сигнала записи дополнительно снабжен тремя делителями тактовой частоты, счетчиком, двумя элементами И и двумя триггерами, при этом объединенные входы всех делителей тактовой частоты являются входами синхронизации формирователя, к которому подключен также один из входов одной из схем. И элемента ЗИИЛИ, один из входов каждой из осталь16 1606996 которых объединены с входом счетноготриггера и подключены к выходу счетчика, первые выходы триггеров соединены с вторыми входами первой и второй схем И элемента ЗИ-ИЛИ, а вторыевыходы триггеров подключены к двум со-,ответствующим им входам третьей схемыИ элемента ЗИ-ИЛИ, выход элементаЗИ-ИЛИ соединен с входом счетчика,выходы которого соединены с соответствующими входами преобразователядвоичного сигнала в напряжение, дополнительный вход которого соединенс выходом счетного триггера, а выходявляется выходом Формирователя сигнаных двух схем И подключен соответственцо к выходам первого и второгоделителей тактовой частоты, выходтретьего делителя тактовой частоты соединен с тактовым входом сдвиговогорегистра и входом элемента задержки,выход которого соединен с первымивходами первого и второго элементовИ, вторые входы которых соединены со ответственно с выходами первого ивторого разрядов сдвигового регистра.,а объединенные третьи входы - с выходом третьего разряда сдвигового регистра, выходы элементов И соединены с входами установки соответствующих им двух триггеров, входы сброса. ла записи,Таблица 1 Адрес Кодировка блока постоянной памяти кодового преобразователя 117 112 027124 054135 166152 046164174175107227 037244 075257 146272 134313 004325 126336 015353 065365 156376 065454 157466 125477 016522 135533 005547 077562 145573 107626 034637 044654 176666057711 165723 115734 0025752 124114 016126 065137 155154 077166 145177 136232 006246 044263 175274 107315 035327 115344026355 054367 166445 054456 166471 115512 025524 106535 034552 044564176575 137631 007645 075656 147671 066713 156725 024736 016754 00 006251 01 134122 ,02 147133 03 074147 .04 155 162 05 067173 06 016225 07 124236 10 164255 11 056267 12 025311 гЗ 117323 14 037334 15 104351 16 176363 17 047374 20 176452 21 04646422 034475 23 107516 24 024531 25, 114545 26 166556 27 054571 30 016624 31 125635 32 157652 33 06766434 145675 35 075717 36 006732 37 134747 104111 ОЗб 123 046134 075151 057163 16614 115226 026237 017256 155271 126312 016324 135335 097352 077364 145375 074453 144465 137476 005517 127532 017546 064557 157572 114625 026626055653 165665 046676 177722104733 0 367 1 015113 125125 057136 064153144165077176 005231 135245 176262 044273 035314 107326 024337 114354 166366 054444 167455 055467 026511 114523 034534 107551 175563 044574005627 135644 14665 с 074667 154712 064724 017735 027753 026115 114127 164144 057155 175167 047222 034233 104247 145264 077275 004316 137331 017345 125356 157371 065446 156457 065472 017513 127525 005536 136553 146565 075576 034632 104646 177657 044672 167714 055726 027744 114755 035116 106131 176145 044156166171 055223 025234 117253 157265 064276 016317 124332 004346 137357 144372 077447 145462 077473 006514 134526 017537 127554 155566 065 622 026633 11664 164662 056673 175715 047727 035745 1 й 756 137117 005132 075146 146157 065172 154224 127235 016254 054266 166277 115322 026333 106347 034362 046373 175451 047463 176474 104515 036627 116544 025555 167567 167623 127634 014651 066663 157674 076716 145731 136746 006762П 17 1606996 Т а б л и ц а 2 Адрес ОтноАдрес Отношение длит,Адрес Отношение длит, Код Код за -Лержки Код задержки Адрес Отношение длит. Код заза- держки шение длит. держки П р и м е ч а н и е, Коды в таблице записаны в восьмиричном виде. Лерекодцро 5 анньа оаця цнцзорчаццО Перекадиро 5 анныц аааааконщрольнаго лоФ Коды цегпносщц аерекодиро 5 анноц онрормацоцКадь чеп 1 носГпц сю 10 ок магнтп нацзапаса Тскап обью цнпербод3 апцсц кобоьцедцнцц 0001020304 3 3 10 05 3:2 13 06 3:1 17 07 3 1 17 10 2011 2:3 05 2112 2:2 10 22 1:3 01 13 2:2 10 23 1:3 01 14 2:1 15 24 1:2 03 15 2 1 15 25 1:2 03 16 2 1 15 26 1 2 03 17 21 15 27 1:2 03 30 31 32 33 34 35 36 37 1: 1 10 1:1 10 1:110 1: 1 10 1:1 10 1: 1 10 1: 1 10 1:1 10