Устройство для передачи телеметрической информации

(51)5 0 08 С 1 ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ СССР ЗОБРЕТЕН АВТОРСКОМУ СВИДЕТЕЛЬСТВ оис 88,8) видетельст08 С 19/2 идетельство 08 С 19/28 ДЛЯ ПЕРЕДА о СССР 1983 СССР 1967,И ТЕЛЕ(57) Изобретение относитссвязи и может быть исполь телеметрических системах. Устр тво осуществляет циклический опросдатчиков и формирование кадра передаваемого сообщения, состоящего изкадрового синхросигнала, адреснойчасти и информационной части, чтообеспечивает повышение достоверностиустройства. Устройство содержит анализатор 1 информации, блок 2 оперативной памяти адреса, блок 3 оперативной памяти информации, формирователь 4 кадра и блок 5 синхронизации.1 з,п, ф-лы, 11 ил,1536423 Составительактор М.Петрова Техред М,Дидь икуленко Коррек Мале СССР роизводственно-издательский комбинат "Патент", г. Ужгород,гарина, 101 аказ 111 НИИПИ Государственного 113035, аж 433митета по изосква, Ж, Р Подписноеетениям и открытиям ириушская наб., д, 4/5Изобретение относится к электросвязи и может быть использовано втелеметрических системах.Цель изобретения - повышение дос 5товерности устройства,На фиг.1 представлена функциональная схема устройства; на Фиг. 2структура кадра передаваемого сообщения; иа фиг, 3 - Функциональнаясхема блока синхронизации; на фиг.4Функциональная схема формирователяимпульсов; на Фиг, 5 - функциональная схема формирователя импульсов;на фиг,6 - функциональная схема генератора тактовых импульсов; на фиг,7временные диаграммы, поясняющие работу блока синхронизации; на Фиг.8Фуцкццоцальцая схема анализатора инФормации; ца фиг.9 - функциональнаясхема узла сокращения избыточности;на фиг.10 - функциональная схема второго блока оперативной памяти информации; на Фиг. 11 - Функциональнаясхема первого блока .оперативной памяти адреса,Устройство содержит (фиг.1) анализатор 1 информации, первый блок 2оперативной памяти адреса, второйблок 3 оперативной памяти информации,Формирователь 4 кадра (элемецт ИЛИ)и блок 5 синхронизации.Блок 5 синхронизации содержит(Фиг.8) узлы 23,2425 сокращенияизбыточности информации, второй элемент ИЛИ 26, элемент И 27, первыйэлемент ИЛИ 28, аналого-цифровой50преобразователь 29, первый 30 и второй 31 регистры сдвига, второй элемент 32 задержки, триггер ЗЗ,управляемый генератор 34 тактовых импульсов, первый элемент 35 задержки,группу 36 элементов И 37, -37, шину 38нулевого потенциала ц третий элементИЛИ 39. Узел 23(24,25) сокращения избыточности содержит (Фиг.9) блок 40 сравнения, формирователь 41 модели сигнала, .ключ 42, блок 43 управления,Елок 40 сравнения содержит вычитатель 44 и пороговый элемент 45, Формирователь 41 модели сигналов содержит элемент 46 аналоговой памяти(конденсатор), ключи 47 и 48 и элемент 49 задержки. Блок 43 управления содержит триггеры 50 и 5,элементы И 52 и 53, элемент 54 задержки, Формирователи 55 - 57 импульсови элемент НЕ 58.Второй блок 3 оперативной памятиинформации содержит (фиг.10) регистры 59 и 60 сдвига, элемент ИЛИ 61,элементы И 62,6364, элементИЛИ 65 и элемент И 66,Первый блок 2 оперативной памятиадреса содержит (фиг.1) элементИЛИ 67, регистр 68 сдвига и элементИ 69.Устройство работает следующим образом.Анализатор 1 информации под действием сигналов, поступаюших от блока 5 синхронизации, поочередно опрашивает все датчики. Каждый -й отсчет каждого датчика сравниваетсяс (х+1)-м отсчетом того же датчика,Если величина параметра превышает заданную разность их значений,то указанный отсчет (+) считаетсясущественным и подлежащим передачеЕсли разность величин отсчетов непревосходит заданной величины, тоотсчет считается несущественным ипередаче не подлежит.В процессе поочередной проверкиотсчетов всех И датчиков блок 2 Формирует адресную часть, составленнуюиз последовательности И символов единиц и нулей, Существенным отсчетам вадресной части соответствуют сигналывысокого уровня, а несущественнымотсчетам - низкого. Кодовые группы,соответствующие значениям существенных отсчетов, записываются в порядкеих поступления в блок 3 непосредственно одна за другой,После опроса всех М датчиков устройство Формирует сигнал телеметрического кадра сообщения (Фиг.2), Приэтом блок 5 синхронизации выдает навход Формирователя 4 кадровый синхросигнал, который проходит на выходустройства и служит точкой отсчетаПосле выдачи И+1 импульсов формирователь 11 выключается, В этот момент сигнал на втором выходе формирователя 11 изменяется с низкого уровня на высокий. Под действием этого перепада напряжения фазируется генератор б и запускается формирователь 7 импульсов кадрового синхросигнала. Под действием тактовых импульсов, поступающих с первого выхода генератора 6 на первый вход формирователя 7, последний формирует кадровый синхросигнал и выдает его на седьмой выход (б) блока 5, По окончании кадрового синхросигнала формирователь 7 выключается, а изменение уровня сигнала на его втором выходе с низкого уровня на высокий запускает формирователь 8 импульсов считывания информации из блока 2. Под действием тактовых импульсов, поступающих с первого выхода (и) генератора б на первый вход формирователя 8, последний формирует и выдает на третий выход (в) и на второй выход (г) блока 5 импульсы считывания и сигнал разрешения считывания информации из блока 2. После выдачи И импульсов формирователь 8 выключается, на его втором выходе сигнал изменяется с низкого уровня на высокий, Под действием этого изменения сигнала запускается формирователь 9 импульсов считывания информации из блока 3. Под действием тактовых импульсов, поступающих с первого выхода генератора б на первый вход формирователя 9, последний формирует и выдает на пятый выход (д) и шестой выход (е) блока 5 импульсы считывания и сигйал разрешения считывания информации из блока З.После выдачи Ип импульсов (п - число разрядов кодовой группы существенного отсчета одного датчика) формирователь 9 выключается, на его втором выходе сигнал изменяется с низкого уровня на высокий, что обеспечивает запуск формирователя 10, и цикл работы блока 5 повторяется.формирователь 8(9,11) работает следующим образом (фиг.4).При поступлении на второй вход формирователя 8 высокого уровня напряжения (переключение с низкого уровня на высокий) производится обнуление счетчика 13, на выходе дешифратора 14 устанавливается низкий уровень сигнала, а на выходе элемента 5 1536423для правильной дешифровки сообщенийна приеме, Непосредственно за кадровым синхросигналом с выхода блока 2(под действием сигналов, выдаваемыхблоком 5 синхронизации) на вход фор 5мирователя 4 поступают сигналы кодовой группы адресной части, которыепроходят через формирователь 4 на выход устройства. Затем с выхода блока3 под действием сигналов, выдаваемыхблоком 5 синхронизации, на вход формирователя 4 поступают сигналы кодовых групп существенньх отсчетов, которые также проходят через формирователь 4 на выход устройства, Далееот блока 5 на входы анализатора иблоков 2 и 3 поступает сигнал начала цикла, устанавливающий их в исходное состояние, и цикл работы устройства повторяется,Кадр передаваемого сообщения(Фиг.2) содержит кадровый К-синхросигнал, А-сигналы кодовой группы адресной части, И-сигналы кодовых 25групп информационной части. В приведенном примере (фиг,2) для восьмика 1 пальной системы сигналы высокогоуровня, стоящие на третьем, пятом ивосьмом местах среди А-сигналов ад Оресной части, определяют наличиесущественных отсчетов соответственнотретьего, пятого и восьмого каналов.Сигналы кодовых групп И, И, Ие соответствуют значениям существенныхотсчетов соответственно третьего,пятого и восьмого датчиков.Блок синхронизации работает следующим образом,Под действием тактовых импульсов,поступающих с первого выхода (фиг.7 и)генератора б на первый вход формирователя 1 О, последний формирует ивыдает на первый выход (ж) блока 5сигнал начала цикла. По окончаниисигнала начала цикла на втором выходе формирователя 1 О имеет местопереключение уровня сигнала с нйзкого на высокий. Этот перепад напряжения (фронт нарастания сигнала) фазирует генератор б и запускает формирователь 11. Последний под действиемтактовых импульсов, поступающих свторого выхода (з) генератора б напервый вход формирователя 11,формирует и выдает на четвертый выход (а)блока 5 М+ импульсов считывания информации из анализатора 1 (М - числодатчиков на контролируемом объекте ), 1536423НЕ 15 - высокий уровень сигнала. Благодаря этому обеспечивается разрешение прохождения через элемент И 2атактовых импульсов, поступающих ца5первый вход формирователл Я, Тактовые импульсы с выхода элемента И 12проходят ца первый выход формирователя 8 и ца вход счетчика 13,Последний ведет счет числа импульсов, выдан- Оных формирователем 8 с первого выхда. По выдаче Формирователем 8 устцовленцого числа импульсов в счетчке 13 оказывается зафиксированнымзаданное двоичное число (для Формирователя 8 заданное число - И, дляформирователя 9 - И.п, для формирователя 11 - И+1). Дешифратор 14 производит дешифровку кодовой комбинацииСигналов, поступающих с выхода счетЧика 3. В результате на выходе дешифратора 14 устанавливается высокийуровень сигнала, а на выходе элемента НЕ 15 - низкий уровень, благодарячему запрещается прохождение тактовых 25импульсов через элемент И 12. Формирователь 8 выключаетсл. С приходомна второй вход Формирователя 8 сигнала высокого уровня цикл работы последнего повторлетсл. 30Формирователь 7 (10) работает следующим образом (фиг,5),При поступлении ца второй входФормирователя 7 сигнала высокогоуровня триггер 8 устанавливается в35единичное состояние, Высокий уровеньсигнала с выхода триггера 18 поступает на вход элемента И б, а пулевойуровень - ца вход элемецга И 17,темсамым соответственно разрешаетсл и Озапрещается прохождение тактовых импульсов, поступающих на первый входФормирователя 7 через элементы 11 16и 17. Первый тактовый имцуц:.с,прошед.ший через элемент И 16, ус.янявливает триггер 19 в единичное состояние,На выходе триггера 9, соединенномс входом триггера 18, устанавливается высокий уровень сигнала которыйвозвращает триггер 18 в исходное нулевое состояние, На выходах триггера 18 уровни сигналов изменяются напротивополохные, тем самым обеспечивается запрещение прохождения черезэлемент И 16 и разрешение прохожцеция через элемент И 7 тактовых импульсов с первого входа Формирователя 7, Первый прошедший через элемент И 17 тактовый импульс возвращает триггер 19 в нулевое состояние,Уровни сигналов на его выходах изменяются ца противоположные. Формирователь 7 вьключается. С приходом сигнала высокого уровня ца второй входформирователя 7 цикл работы повторяется,Генератор 6 тактовых импульсов(Фиг.6) работает следующим образом,При поступлении на входы генератора 6 высокого уровня сигналов производится фазировацие делителей 21и 22, Последние производят делениечастоты следования тактовых импульсов, поступающих на их сигнальныевходы от задающего генератора 20, Свыходов делителей 21 и 22 импульсытребуемой тактовой частоты поступаютна первый и второй выходы генератора6 соответственно,Анализатор 1 информации (Фиг.8)работает следующим образом.Сигнал начала цикла с установочного входа анализатора 1 поступаетна вход регистра 30 сдвига и устанавливает в нем исходное состояние"1 ООО", Затем с управляющего входа анализатора 1 поступают сигналына тактовый вход регистра 30, входэлемента 32 задержки, установочныйвход регистра 31 и управляющий входпреобразователя 29, Под действиемэтих импульсов информация в регистре30 сдвигается. запускается преобразователь 29, а в регистре 31 устанавливается исходное состояние"1000", Каждый импульс, поступивший ца тактовь,й вход регистра 30,сдвигает информацию в этом регистреца один разряд, в результате регистр30 переходит послецовательно в сос"толпил0100 овэО00100 еоеО ит, и, Высокий потецциял с выходя регистра 30 поступает ца управляющийвход узла 23 сокращения избыточности,в это время на управляющие входы узлов 2425 поступают нулевь.е потенциалы (состояние регистра 30"01000"). При наличии в узле 23существенного отсчета последнии черезэлемент ИЛИ 28 выдает значение (амплитуду) этого существенного отсчета на вход преобразователя 29 и высокий потенциал через элемент ИЛИ 26,ця первый выход анализатора 1 и навход элемента И 27, При наличии вузленесущественного отсчетаузел 23 через элементы ИЛИ 26 и 28выдает на входы преобразователя 29и элемента И 27, а также на выходанализатора 1 нулевые потенциалы,Запевжанный импульс с выхода элемента32 задержки поступает на пятый выходанализатора и на вход элемента И 27.При наличии в узле 23 существенногоотсчета (этому соответствует наличиевысокого потенциала на выходе элемента ИЛИ 26) импульс с выхода элемента 32 проходит через элемент И 27 начетвертый выход анализатора 1 и входтриггера 33 и опрокидывает его, Навыходе триггера 33 устанавливаетсявысокий потенциал, который запускает генератор 34. Последний выдаетна тактовый вход регистра 31 и входэлемента 35 задержки тактовые импульсы, которые, сдвигая Регистр 31 р 20обеспечивают формирование коммутирующей серии импульсов, которые, поступая с разрядных выходов регистра 31поочередно на входы элементов И 37,обеспечивают коммутацию выходов 25разрядов преобразователя 29 черезэлементы И 37 и элемент ИЛИ 39 навторой выход анализатора 1, Импульсыс выхода элемента 35 задержки поступают на третий выход анализатора 1, 30После опроса последнего разряда (элемента И 37 ) преобразователя 29 высокий потенциал с выхода регистра31 поступает на вход триггера 33 ивозвращает его в исходное состояние.На выходе триггера 33 устанавливается нулевой потенциал и генератор 34выключается,С приходом на управляющий входанализатора 1 следующего импульса 40производится опрос узла 24 аналогич-но описанному.После прихода на управляющий входанализатора 1 И+ импульсов в последнем оказываются проанализированными 45все И контролируемых датчиков, и анализатор 1 выключается,С приходом на установочный входанализатора 1 сигнала начала цикларабота анализатора 1 повторяется,Узел 23 (2425) сокращенияизбыточности (фиг.9) работает следующим образом,Сигнал от датчика поступает наинформационный вход узла 23 (на первый вход блока 40 сравнения и инфор 55мационный вход ключа 47), на второйвход блока 40 поступает сигнал с выхода элемента 46 памяти, который имеет уровень, соответствующий амплитуде последнего переданного существенного отсчета. При несовпадении уровнейсигналов на входах блока 40 вычитатель 44 выдает сигнал разности,подостижении которым величины,превышающей порог срабатывания элемента45 (порог срабатывания устанавливается исходя из требуемой погрешностиаппроксимации измеряемого сигнала),последний выдает сигнал, который,пройдя через элемент И 52,поступаетна вход формирователя 55, которыйпо переднему фронту сигнала высокогоуровня, поступившему на его вход,формирует импульс, который поступаетна вход триггера 50, управляющийвход ключа 48 и вход элемента 49 задержки. При поступлении импульсана вход триггера 50 последний опрокидывается и на его выходе устанав,ливается нулевой потенциал, запрещающий прохождение сигнала с выходаблока 40 через элемент И 52Припоступлении импульса на управляющийвход ключа 48 последний открываетсяи элемент 46 памяти через ключ 48 обнуляется (например, конденсатор памяти разряжается), после чего с выхода элемента 49 задержки на управляющий вход ключа 47 поступает импульс, который открывает ключ 47 иинформация о текущем значении параметра записывается в элемент 46 памяти (конденсатор памяти через открытый ключ 47 заряжается до текущего значения измеряемого сигнала,т,е.до уровня значения нового существенного отсчета), Одновременно импульсс выхода элемента 49 задержки поступает на вход элемента 54 задержки,Импульс с выхода элемента 54 задержки поступает на входы триггеров 50и 51, Триггер 50 возвращается в исходное (единичное) состояние, а триггер 51 - в нулевое состояние, запрещающее прохождение сигнала от блока40 через элемент И 52 до тех пор,пока значение нового существенного отсчета из узла 23 не будет считано.Одновременно на инверсном выходетриггера 51 устанавливается высокийпотенциал, который разрешает прохождение импульсов опроса узла 23,поступающих на вход формирователя 56импульсов. Первый импульс опроса,поступивший на вход формирователя56 после опрокидывания триггера 51, 1536423обостряется по переднему Фронту Формирователем 56, с его выхода прохоцит через элемент И 53 на вход Формирователя 57 импульсов, который расширяет входной импульс по дли 5 тельности импульсов поступающих на вход формирователя 56, 1 цирокий импульс с выхода формирователя 57 поступает на вход элемента НЕ 58 управляющий вход ключа 42 и выход узла 23 в качестве признака наличия существенного отсчета, Ключ 42 открывается и сигнал, соответствующий уровню существенного отсчета, с выхода элемента 46 памяти выдается на выход узла 23. По окончании импульса, действующего на входе элемента НЕ 58, на его выходе устанавливается высокий потенциал, фронт нараста" ния которого возвращает триггер 51 в исходное состояние.После этого цикл работы узла 23 сокращения избыточности повторяется,Блок 3 памяти (Фиг.10) работает 25 следующим образом.Сигнал начала цикла с установочного входа блока 3 поступает на установочные входы регистров 59 и 60 и устанавливает их в исходное состоя ние. Для регистра 59 исходное состояние "1000", для регистра 60 "0000". При наличии существенных отсчетов в узлах 23,2425 анализатора 1 на информационный вход регистра 60 поступают поразрядно сигна-лы, характеризующие значения существенных отсчетов, а на вход элемента ИЛИ 61 поступают импульсы сдвига, и в регистре 60 производится запись информации. На тактовый вход регистра 59 от анализатора 1 поступают импульсы, характеризующие занесение в блок 3 существенных отсчетов, По мере сдвига информации в регистре 59 производится перекоммутация выходного регистра 60 через элементы И 62,63 ,64 и элемент ИЛИ 65 на вход эле 50 мента И бб, Это необходимо для того, чтобы обеспечить непосредственно после выдачи адресной части сообщения выдачу информационной части сообщения (фиг,2). Выходы регистра 60 отведены от ячеек памяти с шагом, кратным п разрядам, необходимым для запоминания значения одного существенного отсчета. После поочередной проверки отсчетов всех Б каналов в анализаторе 1 и выдачи в канал связи адресной части сообщения от блока 5 на входы элемента ИЛИ 61 и элемента И бб поступают соответственно сигналы считывания и разрешения считывания информации из блока 3. Под действием импульсов, поступающих через первыйтактовый вход блока 3, элемент ИЛИ 61на тактовый вход регистра 60, с выхода регистра 60 через один из элементов И 62,6364, элемент ИЛИ 65и элемент И 66 сигналы кодовых группсущественных отсчетов поступают навыход блока 3.С .приходом на установочныч входблока 3 сигнала начала цикла работаблока 3 повторяется,Блок 2 памяти (Фиг.1) работаетследующим образом,С выхода блока 5 на установочныйвход регистра 68 поступает сигналначала цикла, который устанавливаетрегистр 68 в исходное состояние"000". При наличии существенныхотсчетов в узлах 23,2425 анализатора 1 из последнего на информационный вход регистра 68 поступают сигналы высокого уровня, а при наличиинесущественных отсчетов - сигналынизкого уровня, Одновременно из анализатора 1 через элемент ИЛИ 67 натактовый вход регистра 68 поступаютимпульсы сдвига, и в регистр 68 производится запись сигналов адреснойчасти, характеризующих наличие (отсутствие) существенных отсчетов вкадре передаваемого сообщения, После поочередной проверки всех датчиков в анализаторе 1 и выдачи в каналсвязи кадрового синхросигнала навход элемента ИЛИ 67 и вход элемента И 69 поступают соответственно сигналы выдачи информации из блока 2.Под действием импульсов, поступающихчерез элемент ИЛИ 67 на тактовыйвход регистра 68, с выхода последнего через элемент И 69 сигналы кодаадресной части поступают на выходблока 2.С приходом на установочный входблока 2 сигнала начала цикла работаблока 2 повторяется.Таким образом, наличие в кадре передаваемого сообщения кадрового синхросигнала позволяет правильно дешифрировать сообщение на приемной сторо 1413153 б 423не при существенных отсчетах параметров, что повышает достоверность устройства,5Формула изобретения. Устройство для передачи телеметрической информации, содержащее блок синхронизации, первый выход ко О торого соединен с установочными входами первого, второго блоков памяти и анализатора, информационные входы которого являются входами устройства, первый и второй выходы анализатора соединены с информационными входами соответственно первого и второго блоков памяти, выходы которых соединены соответственно с первым и вторым входами формирователя кадра, выход которого является выходом устройства, о т л и ч а ю щ е е с я тем,что, с целью повышения достоверности устройства, в нем второй - седьмой выходы блока синхронизации 5 соединены соответственно с управляющим, первым тактовым входами второго блока памяти, управляющим входом анализатора, первым тактовым, управляющим входами первого блока памяти 30 и третьим входом формирователя кадра, третий - пятый выходы анализато-. ра соединены соответственно с вторым, третьим тактовыми входами второго блока памяти и вторым тактовым входом первого блока памяти.2. Устройство по п,1,о т л ич а ю щ е е с я тем, что анализатор содержит узлы сокращения избыточности, элементы ИЛИ, аналого-цифровой преобразователь, регистры, триггер, группу элементов И, элемент И, элементы задержки и генератор импульсов, выходы первого регистра соединены с управляющими входами одноименных узлов сокращения избыточности, первыеи вторые выходы которых соединены содноименными входами соответственнопервого и второго элементов ИЛИ выход первого элемента ИЛИ соединен синформационным входом аналого-цифрового преобразователя, выходы которого соединены с первыми входами одноименных элементов И группы, выходыкоторых соединены с одноименными входами третьего элемента ИЛИ, выходтриггера соединен через генераторимпульсов с входом первого элементазадержки и тактовым входом второгорегистра, выходы разрядов которогосоединены с вторыми входами одноименных элементов И группы, вход установки в 0 триггера подключен квыходу последнего разряда второгорегистра, информационные входы первого и второго регистров объединены исоединены с шиной нулевого потенциала, информационные входы узлов сокращения избыточности и установочныйвход первого ре 1 истра являются соответственно информационными и установочным входами анализатора, управляющий вход аналого-цифрового преобразователя объединен с тактовым входом первого регистра, установочнымвходом второго регистра, входом второго элемента задержки и являетсяуправляющим входом анализатора, выходвторого элемента ИЛИ соединен с первым входом элемента И и являетсяпервым выходом анализатора, выходытретьего элемента ИЛИ и первого элемента задержки являются соответственно вторым и третьим выходами анализатора, выход элемента И соединен свходом установки в "1" триггера и является четвертым выходом анализатора,выход второго элемента задержки соединен с вторым входом элемента И иявляется пятым выходом анализатора.