Устройство для обслуживания запросов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИК 19) И 1 63 6 Р 9/46 ЕТЕНИЯ ВИДЕТЕЛЬСТ К АВТОРСКОМ 4-24 ов сок буель Бюл. В 36кий, В,П.Синян ло 8,8)свидетельство СС Об г 9/46, 1980 идетельство СССР С 06 Р 9/46, 198 тро ко не об апро- адерж- ания н он с сФ обслуродлужидерие превремени и уживаются их на обс1 з.п,М лы а- УстилГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ПИСАНИЕ(56) АвторскоеВ 922744, кл.Авторское с11- 1203529, кл,(54) УСТРОЙСТВО ДЛЯ ОБСЛУЖИВАНИЯЗАПРОСОВ(57)Изобретение относится к вычислительной технике, в частности к проритетным устройствам, и может бытьиспользовано в вычислительных системах коллективного пользования, в узлах коммутации сетей ЭВМ для обсвания запросов с минимизацией эажек, Цель изобретения - расширенобласти применения устройства засчет внеочередного обслуживания .зпросов максимального приоритета. роиство для обслуживания запро держит две схемы сравнения, бл ферных накопителей, распредели импульсов, три группы блоков эл ментов И, группу элементов И, б элементов ИЛИ, две группы регис блок приоритетных запросов, бло мутаторов, элемент ИЛИ и группу геров. Устройство обеспечивает живание как однородного,.так и нородного потока запросов. При служивании однородного потока з сов минимизируются временные з ки путем анализа времени пребыв запросов в системе и передача и обслуживание на один из регистр учетом длин очередей к каналам живания. При обслуживании неодн ного потока запросов приоритетн просы независимо о ывания в системе о очереди с постановко вание в начало очере1341639Дие, 7Составитель М.Сорочан Редактор М.Лылын Техред И,Дидик Корректор В. Гирняк Заказ 4437/52 Тираж 672 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, ЖРаушская наб д, 4/5 Производственно-полиграфическое предприятие, г,ужгород, ул,Проектная, 439 13416Изобретение относится к вычислительной технике, в частности к приоритетным устройствам, и может бытьиспользовано в вычислительных систе 5мах коллективттого пользования, в уз,лах коммутации сетей ЭВМ для обслуживания запросов с минимизацией задержек,Цель изобретения - расширение области применения устройства за счетвнеочередного обслуживания запросовмаксимального приоритета.На фиг. 1 представлена схема предлагаемого устройства; на фиг. 2 - 15схема блока приоритетных запросов;на фиг. 3 - схема сравнения двоичныхчисел; на фиг, 4 - схема распределителей импульсов; на фиг, 5 - схемаблока коммутаторов; на фиг, 6 - схема буферного накопителя; на фиг.7схема регистра 1.Устройство содержит регистры 1-1,1-2.1-щ, блок 2 приоритетных запросов, блок буферных накопителей, 25содержащий буферные накопители 3-1,3-23-щ, группу блоков элементовИ 4-1, 4-24-щ, группу блоковэлементов И 5-1. 5,2.5-щ,.схему 6 сравнения щ двоичных чисел, блок ЗОэлементов ИЛИ 7; распредитель 8 импульсов, группу блоков элементов И9-1, 9-2, , 9-И, группу элементовИ 10-1, 10-2, , 10-М, схему 11сравнения И двоичных чисел, элементИЛИ 12, блок 13 коммутаторов, группувходных регистров 14-1, 14-2.14-И, группу триггеров приоритетныхпризнаков 14-1 А, 14-2 А, , 14-ИА,выходные шины 15, входные шины 16,. шины приоритетных признаков 16 А, шины 17-27 распределителя импульсов,шины 28-3 1 блока приоритетных запросов.Блок 2 приоритетных запросов45(фиг. 2) содержит грчппы элементовИЛИ 32-1, 32-2, , 32-щ, группыэлементов И 33-1, 33-2, , 33-щ,34-1, 34-2, , 34-тп, элементы НЕ35-1, 35-2, , 35-щ, буферный накопитель 36, элемент НЕ 37, элемент задержки 38, элемент ИЛИ 39, группуэлементов ИЛИ 40, группу элементовИ 41, элементы И 42, 43-1, 43-2, .,43-щ, элемент НЕ 44, группу элементов И 45.Схема 6 сравнения (фиг, 3) содержит регистры 46-1, 46-2, , 46-щ,сдвигающий регистр 47, регистр 48 результата элементы ИЛИ 49-1149-2, , 49-щ, элементы И 50-1,50-2, , 50-щ, группы элементов И5 1-1, 51-2, , 51-щ, 52-1, 52-2,52-(щ), элементы И 53-1,53-2. . ., 53-(щ), 54-1, 54-2,54-(щ), счетчик 55, элемент И 56,триггер 57 знака, накапливающий сумматор 58, элемент ИЛИ 59, элементызадержки 60, 61 и 62, элемент И 63,триггер 64 управления, элемент зацержки 65.Схема 11 сравнения идентична схеме 6 сравненияРаспределитель 8 импульсов (фиг.4)содержит кольцевой регистр 66, элемент И 67, элемент задержки 68, эленератор 69 тактовых импульсов, эле-менты И 70, 71 и 72, триггер 73, элемент И 74, элемент ИЛИ 75, элементы задержки 76 и 77, элементы И 7881, элемент НЕ 82.Блок 13 коммутаторов (фиг. 5) содержит группы элементов ИЛИ 83-1,83-2, , 83-И, группы элементов И84-1, 84-2, , 84-И, 85-1, 85-2,85-И, элемент НЕ 86.Буферный накопитель 36 блока приоритетных запросов (фиг. 6) содержитрегистры 87-1, 87 - 2, , 87-К, элементы ИЛИ 88-1, 88-2.88-1 с, элементы задержки 89-1, 89-2, , 89-1 с,90-1, 90-2, , 90-1 с, элементы И91-1, 91-2.91-1 с,- элемент ИЛИ92, реверсивный регистр 93 сдвига,элемент И 94, элементы задержки 95и 96, элемент НЕ 97.Буферные накопители 3-1, 3-23-щ блока 3 буферных накопителей аналогичны буферному накопителю 36.Выходные регистры 1 (фиг. 7) содержат регистр 98, элемент ИЛИ 99,элемент И 100, элемент задержки 101,триггер 102.Устройство работает следующим образом.По входным шинам 16 в регистры14-1, 14-2. . . 14-И поступают запросы на обслуживание, Такими запросами могут быть, например, сообщения,поступающие в узел передачи данных,в котором установлено устройство дляобслуживания запросов. Запросы содержат, кроме информационной части, сведения о задержке данного запроса всети и разряд приоритетности запроса,Устройство может работать в двухрежимах: режим обслуживания однородз 13 ного потока запросов; режим обслуживания неоднородного потока запросов,При обслуживании однородного потока запросов во входных регистрах 14 нет приоритетных сообщений (триггеры приоритетных признаков в нулевом состоянии). После запуска устройства на выходе 22 распределителя импульсов появляется импульс, устанавливающий схемы сравнения двоичных чисел 6 и 11 в исходное состояние. При поступлении импульса на шину 24 информация о задержках запросов в сети из входных регистров 14 через блок 13 коммутаторов поступает в схему 11 сравнения, а по импульсу на шине 19 двоичные числа, равные количеству запросов в каждом из буферных накопителей 3-1, 3-2, , З-ш, поступают на схему 6 сравнения через группу блоков элементов И 4-1, 4-2.4-ш,41639 По тактовым импульсам, управляющим работой схем сравнения, сравниваются числа, записанные во входные регистры схем сравнения.В схеме 6 сравнения определяется, в каком из буферных накопителей 3 меньше запросов. Единичный сигнал появляется при этом на соответствующей выходной шине схемы сравнения.Аналогичным образом в схеме 11 сравнения определяется, в каком из входных регистров 14 находится запрос с максимальной задержкой. При этом на соответствующем выходе схемы.сравнения также появляется единичный сигнал.После завершения операций сравнения в схемах сравнения по шинам 20 и 23 поступают сигналы, по которым распределителем 8 импульсов вырабатывается импульс (шина 27), разрешающий через соответствующие элементы И 9, ИЛИ 7 и И 5 переписать запрос с максимальной задержкой из входного регистра 14 в буферный накопитель 3 с минимальной очередностью, После этого по шине 25 из распределителя импульсов данный входной регистр об- . нуляется и в него может быть записан . вновь поступивший запрос.Если в регистры 14 поступают запросы, имеющие одинаковые задержки, то их обслуживание производится по порядку начиная с регистра 14-1, затем обрабатывается запрос, записанный в регистр 14-2 и т.д, ф Если во всех буферных накопителях3 одинаковые очереди, то запись запросов из входных регистров производится в порядке 3-1, 3-2.З-ш.Одновременно с приемом запросов извходных регистров в буферные накопители по мере освобождения выходныхрегистров 1 осуществляется перезапись 10 запросов из буферных накопителей в выходные регистры через блок приоритетных запросов.При обслуживании йеоднородного по-тока запросов во входных регистрах 14 15 имеются приоритетные сообщения (втриггерах приоритетных приказовединица).В этом случае на выходе элементаИЛИ 12 - единица и после запуска уст ройства, установки схем сравнения висходное состояние по импульсу на шине 24 разряды приоритета через блок13 коммутаторов поступают на схему 11сравнения. В схеме сравнения опреде ляется, в каком из входных регистров 14 находится приоритетный запрос.При этом на соответствующем выходеблока сравнения появляется единичныйсигнал, который разрешает по импуль- зО су на шине 17 переписать приоритетный запрос через соответствующуюгруппу элементов И 9 и группу элементов ИЛИ 7 в свободный выходной регистр 1 или буферный накопитель блока 2 приоритетных запросов, Если приоритетных запросов несколько, тосхема 11 сравнения обеспечивает последовательную выдачу запросов изрегистров 14- 1, 14 - 2, , 14-И 40 и т.д. Блок 2 приоритетных запросовпредназначен для према, хранения ивыдачи в выходные регистры 1 приоритетных запросов.Блок приоритетных запросов (фиг.2) 45 работает следующим образом,В устройстве имеются приоритетныезапросы (на шине 26 - единица).В этом случае по сигналу.на шине 17"Записать приоритетный запрос" прио О ритетный запрос через группу элементов И 45, группу элементов ИЛИ 40поступает на группу элементов И 33-1и 34-1. Если выходной регистр 1-1свободен, то на шине 33-1 единицаи приоритетный запрос через группуэлементов И 33-1 и группу элементовИЛИ 32-1 по шине 29-1 поступает в регистр 1-1. Опрос состояния выходныхрегистров 1 осуществляется по такто1341 3 6вому импульсу на шине 18 (фиг, 7).Если регистр 1-1 занят (на шине 31-1нуль), то приоритетный запрос черезгруппу элементов И 34-1 поступаетна группу элементов И 33-2 и 34-2 и5в зависимости от состояния регистра1-2 записывается в него или переда,ется далее на группы элементов И 33-3и 34-3 и т.д, Когда все регистры 1заняты, приоритетный запрос записывается в буферный накопитель 36.На устройство не поступают приоритетные запросы, но в буферном накопителе 36 есть запросы (на шине 36-3нуль, а на шине 36-4 единица). Еслихотя бы один из выходных регистров 1свободен, то на соответствующей шине 31 единица, которая через элементИЛИ 39 разрешает прохождение тактового импульса (шина 18) через элементИ 42 на группу элементов И 41,По данному тактовому импульсу приоритетный запрос из буферного накопителя 36 через группу элементов И 4 1.и группу элементов ИЛИ 40 переписывается в первый свободный регистр 1по соответствующей шине 29, Тактовыйимпульс с выхода элемента И 42 поступает также на сдвиговый вход 36-5 бу- З 0Ферного накопителя 36,Нет приоритетных запросов (на шине 26 нуль) и нет запросов в буферном накопителе 36 (на шине 36-4 нуль,а на шине 36-3 единица) В этом режиме при появлении сигнала на однойиз шин 36- "Выходной регистр 1-дсвободен" тактовый импульс (шина 18),задержанный на время опроса регистра 1 (элемент задержки 38), поступает через соответствующий элементИ 43- на шину 30- и происходит перезапись запроса из буферного накопителя 3- по шине 28- через группуэлементов ИЛИ 32-1 и по шине 29-1 в 4регистр 1-.Схема 6 сравнения работает следующим образом,При подаче на вход 22 схемы сравнения установочного импульса триггеры младших разрядов сдвигающего регистра 47, регистра 48 результата итриггер 64 управления устанавливаютсяв единичное состояние, Счетчик 55 инакапливающий сумматор 58 с триггером 57 знака устанавливаются в нулевое состояниеПервый тактовый импульс через элемент И 63, открытый единичным потен 96циалом с триггера 64 управления, и элемент И 50-1, который открыт единичным потенциалом с триггера младшего разряда регистра 48-1 результата, подается на входы группы элементов И 51 - 1Первое число в прямом коде из регистра 46-1 записывается в накапливающий сумматор 58. Этот же импульс, задержанный элементом 62 задержки, подается на элементы И 54-1, 54-2,54- (ш)Единичным потенциалом с триггера младшего разряда сдвигающего регистра 47 элемент И 54-1 открывается, сигнал с его выхода поступает на входы группы элементов И 52-1, и второе число из регистра 46-2 записывается в накапливающий сумматор 58 в обратном коде.Если второе двоичное число окажется меньше первого числа, то триггер знака 57 находится в нулевом состоянии, поэтому тактовый импульс, задержанный элементами 62 и 61 на время выполнения суммирования, поступает через элементы И 56 и 53-1 на триггер регистра -48-2 результата и единичное значение из сдвигающего регистра 47 перезаписывается в соответствующий триггер регистра 48 результата.Если второе двоичное число окажется больше или равно первому, то единица из сдвигающего регистра 47 в регистр 48 результата не перезапишется.Тактовый импульс после окончания сравнения поступает также через элемент задержки 60 на шину сдвига сдвигающего регистра 47, обеспечивая сдвиг единицы на один разряд, и через элемент ИЛИ 59 на вход сброса накапливающего сумматора 58, который устанавливается в нулевое состояние.Во втором и последующих тактах сравнения первым в накапливающий сумматор 58 записывается наименьшее число в прямом коде, выбранное в предыдущих тактах. Номер этого числа определяется положением единицы в регистре 48. Вторым числом в обратном коре в каждом такте сравнения записываются в накапливающий сумматор 58 очередные сравниваемые числа, После каждого такта сравнения единица в сдвигающем регистре 47 сдвигается на один разряд в сторону старших разрядов. Переписывается эта единица в соответствующий триггер регистра 48134 результата, если в очередном тактевторое число оказывается меньше первого. При этом все другие триггерырегистра 48 результата устанавливаются в нулевое состояние сигналом,поступающим через элементы ИЛИ 49 нанулевые входы этих триггеров.После подачи всех тактовых импульсов цикл сравнения чисел заканчивается. В результате один из триггеров регистра 48 результата находитсяв единичном состоянии, номер этоготриггера соответствует номеру регистра, в котором записано минимальное число. После поступления последнего тактового импульса на выходесчетчика 55 появляется импульс, который переводит триггер 64 управления в нулевое состояние, запрещаяпрохождение тактовых импульсов черезэлемент И 63, На шине 20 находитсяединичный потенциал.Блок-схема и алгоритм работы схемы 11 сравнения определения макси-.мального двоичного числа аналогичныуказанным выше. Однако в этом случаеуправляющий вход элемента И 56 подключается к единичному выходу триггера 57 знака,Распределчтель 8 импульсов обеспечивает выдачу последовательности управляющих сигналов в различных режимах работы устройства.Исходное состояние триггера 73нулевое, а в кольцевом регистре ббсдвига в младшем разряде записанаединица, Данный регистр трехразрядный.Если в устройстве обслуживаниязапросов нет приоритетных запросовна шине 26 нуль), то после запускагенератора 69 тактовых импульсовпервый импульс через элемент И 72поступает на выходную шину 22 и че-рез элемент 68 задержки и элементИ 67 - на сдвигающий вход регистра 66, перемещая. единицу в следующийразряд. Второй импульс через элементИ 71 появляется на выходных шинах 19и 24 и через элемент 68 задержки иэлемент И 67 сдвигает единицу в регистре сдвига в следующий разряд.Этот же импульс, задержанный на время сдвига единицы в регистре 66, переводит триггер 73 в единичное состояние. Следующие тактовые импульсы поступают через элемент И 70 на выход-:ную шину 21 до тех пор, пока не за 1639 8кончится сравнение чисел в схемах 6и 11 сравнения, При завершении сравнения на шинах 20 и 23 появляются 5единичные сигналы и очередной тактовый импульс через элемент И 74 устанавливает триггер И 73 в нулевое состояние и поступает через элемент И 80на выходную шину 27 и через элемент 10 задержки 77 на выходную шину 25. Этимже тактовым импульсом единица в коль-:цевом регистре 66 сдвига перемещается в младший разряд,и цикл выработки управляющих сигналов повторяется,Если в устройстве есть приоритетные запросы (на шине 26 единица),то распределитель 8 импульсов работает аналогичным образом, только сигнал для ввода двоичных чисел в схему6 сравнения не вырабатывается (шина19), выдача тактовых импульсов в схемы сравнения прекращается после завершения сравнения в схеме 11 (единичный сигнал на шине 23). Для пере записи приоритетных запросов из входных регистров 14. в блок приоритетныхзапросов очередной тактовый импульспосле завершения сравнения всхеме 11сравнения поступает через элемент И З 0 8 1 на шину 17.Блок 13 коммутаторов состоит из Нкоммутаторов и предназначен для выдачи на выходные шины или задержек,или приоритетных признаков в,зависимости от сигнала на шине 26, Двоичныечисла выдаются на выходные шины поимпульсу на шине 24Буферный накопитель 36 блока 2приоритетных запросов работает следующим образом. В исходном состояниирегистры 87 и реверсивный регистр 93сдвига обнулены. Импульс, по которому происходит запись приоритетногосообщения в буферный накопитель, по ступает на шину 36-1. При наличиисигнала "Все выходные регистры 1 заняты" на шине 36-2 данный импульс,задержанный на время прохождения приоритетного запроса через элементы 5 О схемы блока приоритетных запросов,через элементы И, И 91-1, ИЛИ88-1 разрешает запись запроса в ре"гистр 87-1. Этот же импульс черезэлемент задержки 90-1 и элементы 91-2 55 и ИЛИ 88-2 обеспечивает перезаписьзапроса из регистра 87-1 в регистр87-2 и т.д. до записи запроса в регистр 87-1 с. Пройдя через элементызадержки 90, импульс поступает также50 Формула изобретения 1. Устройство для обслуживания запросов, содержащее первую и вторуюна сдвиговый вход регистра 93 и черезэлемент задержки 96 на установочныйвход триггера 93-Е. Информация в регистре 93 сдвигается на один разряд5в сторону младших разрядов и записывается единица в разряд 91-1 с,По следующему импульсу на шине36-1 очередной запрос записываетсяв регистр 87-Ь), так как триггер93-1 с регистра 93 в единичном состоянии и импульс, разрешающий запись запРоса в регистр 87-1, через элементИ 91-Е не пройдет. В регистре 93 записаны единицы в два старших разряда. Аналогичным образом заполняютсяи остальные регистры 87, а их состояние (" Свободный" или "Есть запрос")фиксируется в регистре 93. Если в регистре 93 записана хотя бы одна единица, то на шине 36-4 высокий потенциал, те. "Есть запросы в буферномрегистре", а на шине 36-3 низкий потенциал.Для считывания запроса из буферного регистра поступает импульс на шину 36-5 и, проходя через элементы за держки 89-1 с, 89-Ь) 89-2,89-1, обеспечивает перезапись запроса из регистра 87-(к) в. регистр зо87-1 с, из регистра 87-Ь) в регистр87-(1-1) и т,д. Пройдя через все элементы задержки 89, импульс поступаетна сдвиговый вход регистра 93 и информация в регистре 93 сдвигается на35один разряд в сторону старших разрядов. Величина задержек элементовзадержки 89-1 и 90-1 равна временизаписи запроса в регистр 87- перезаписи. Величина задержки элемента 89-1,40равна времени запроса из буферногорегистра в выходной регистр 1-та.Выходные регистры предназначеныдля временного хранения запросов. Приналичии информации в регистре 98 навыходе элемента ИЛИ 99 единица, Тактовый импульс, поступающий по шине 18, сбрасывает триггер 102 и через элемент задержки 101 поступаетна элемент И 100. Если регистр 98свободен, то триггер 102 остаетсяв нулевом состоянии, в противномслучае триггер 102 переводится тактовым импульсом в единичное состояние,55 схемы сравнения, блок буферных накопителей, распределитель импульсов,первую, вторую и третью группы блоков элементов И, группу элементов И,блок элементов ИЛИ, две группы регистров, информационные входы регистров первой группы являются группойзапросных входов устройства, а ихпервые выходы соединены с первымивходами блоков элементов И первойгруппы, вторые входы которых соединены с группой выходов первой схемысравнения, выходы блоков элементов Ипервой группы соединены с группойвходов блока элементов ИЛИ, выход которого соединен с первыми входамиблоков элементов И второй группы,вторые входы которых соединены с первым выходом распределителя импульсов,третьи входы блоков элементов И второй группы соединены с группой выходов второй схемы сравнения, выходыблоков элементов И второй группы соединены с группой информационных входов блока буферных накопителей, первая группа выходов которого соединена с первыми входами блоков элементов И третьей группы, выходы которыхсоединены с группой входов второйсхемы сравнения, первые стробирующиевходы первой и второй схем сравнениясоединены с вторым выходом распреде"лителя импульсов, первый и второйвходы управления режимом которого соединены с сигнальными выходами первойи второй схем сравнения соответственно, третий выход распределителяимпульсов соединен с первыми входамиэлементов И группы, выходы которыхсоединены с установочными входамирегистров первой группы, вторые входы элементов И группы соединены сгруппой выходов первой схемы сравнения, вторые управляющие входы первойи второй схем сравнения соединеныс четвертым выходом распределителяимпульсов, выходы регистров второйгруппы являются группой выходов устройства, о т л и ч а ю щ е е с ятем, что, с целью расширения областипрнменения за счет внеочередного обслуживания запросов максимальногоприоритета, устройство содержит блокприоритетных запросов, блок коммутаторов, элемент ИЛИ, группу триггеров,информационные входы которых являются группой входов максимальногоприоритета устройСтва, установочные13416 20 2, Устройство по п, 1, о т л ич а ю щ е е с я тем, что блок прио ритетных запросов содержит четыре группы элементов И, группу элементов ИЛИ, буферный накопитель, три элемента И, два элемента ИЛИ, группу элементов НЕ, Два элемента НЕ и элемент задержки, причем гр ппа ответных входов блока приоритетных запросов соединена с входами элементов НЕ группы, первыми входами элементов И первой и второй групп и группой входов первого элемента ИЛИ, выход которого соединен с входом первого элемента НЕ и первым входом первого элемента И. вьвходы триггеров группы соединены с выходами группы элементов И, прямые выходы триггеров группы соединены с первой группой информационных входов5 блока коммутаторов и входами элемента ИЛИ, выход которого соединен с первым управляющим входом блока коммутаторов, входами пуска блока приоритетных запросов и распределителя импульсов, вторая группа информационных входов блока коммутаторов соединена с инверсными выходами триггеров группы, второй управляющий вход блока коммутаторов соединен с пятым вы ходом распределителя импульсов, шестой и седьмой выходы которого соединены соответственно с первым и вторым входами выбора режима блока приоритетных запросов, стробирующий вход которого соединен с выходом блока элементов ИЛИ, первая группа выходов блока приоритетных запросов соединена с группой входов седроса блока буферных накопителей, вторая группа вы ходов блока приоритетных запросов соединена с информационными входами регистров второй группы, вторые выходы которых соединены с группой ответных входов блока приоритетных запросов, входы сброса регистров второй группы соединены с седьмым выходом распределителя импульсов, а их вторые выходы являются группой выходов устройства, вторые входы блоков эле 35 ментов И третьей группы соединены с восьмым выходом распределителя импульсов, вторая группа выходов блока буферных накопителей соединена с группой запросных входов блока прио ритетных запросов,39 12ход которого соединен с первым входом буферного накопителя и первымивходами элементов И третьей группы,выходы которых соединены с группойвходов второго элемента ИЛИ, выходыэлементов НЕ группы соединены с первыми входами элементов И четвертойгруппы, выход второго элемента ИЛИсоединен с вторыми входами первыхэлементов И первой и четвертой групп,выход -го элемента И первой группы(1=Г, М); (М - число запросных входов устройства) соединен с первымвходом -го элемента ИЛИ группы, выход -го элемента И четвертой группыЯ=1;(М) соединен с вторыми входами (1+1)-х элементов И первой и четвертой групп, выход М-го элемента Ичетвертой группы соединен с вторымвходом буферного накопителя, информационный выход которого соединен свторыми входами элементов И третьейгруппы, вход пуска блока приоритетныхзапросов соединен с входом элемента НЕ, выход которого соединен с вторым входом первого элемента И и вторыми входами элементов И второй группы, выходы которых являются первойгруппой выходов блока приоритетныхlзапросов, первый вход выбора режимаблока приоритетных запросов соединенс первым входом. третьего элемента И,выход которого соединен с вторым входом второго элемента ИЛИ, второй вход.выбора режима блока приоритетных запросов. соединен с входом элемента задержки, выход которого соединен стретьими входами элементов И.второйгруппы и третьим входом первого элемента И, четвертый вход которого соединен с вторым сигнальным выходомбуферного накопителя, группа выходовкоторого соединен с четвертыми входами элементов И второй группы, группазапросных входов блока приоритетныхзапросов соединена с вторыми входамиэлементов ИЛИ группы, выходы которыхсоединены с второй группой выходовблока приоритетных запросов, выходпервого элемента НЕ соединен с третьим входом буферного накопителя, стробирующий вход блока приоритетных запросов соединен с первым входом третьего элемента И, второй вход которогоявляется четвертым входом блока приооитетных запросов, 1341639