Цифровая электронная вычислительная машина последовательного действия

-3) Опубликовано 28,02.79. Бо:етс М 8 по делам изобрете 3) Ъ,1 К 681,32(54) ЦИФРОВАЯ ЭЛЕКТРОННАЯ ВЫЧИСЛИТЕЛЬН МАШИНА ПОСЛЕДОВАТЕЛЬНОГО ДЕЙСТВИЯ 11 зобретенне относится к выислитель.ной технике.Известны электронные вычислительные .;5 ашины (ЭВМ), содержащие сумматор, три 1 егистра сдвига, ключи, счетчик адреса команд, блоки памяти микрокоманд и памяти адресов мпкрокоманл, дешифратор алрссов микрокоманд, генератор тактовых сигналов и три делителя частоты. Операционная часть в известных ЭВМ состоит 10 из послеЛоватсльных сдвиговых регистровсумматора, а управление обработкой и циркуляцией информации в регистрах сдвига осуществляется с помощью ключей, управляемых сигналами, поступающими из 15 матриц программной части машины. При этом вил решаемой задачи определяется характером прошивки матриц.Одним из важных преимуществ ЭВМ последовательного действия, содержащей 20 последовательные сдвиговые регистры и матрицы является регулярность структуры, что позволяет реализовывать ЭВМ на небольшом числе больших интегральных схем (БИС). Другим важным преимуществом этой машины является сокращение затрат на этапе проектирования ЭВМ, предназначенной лля решения различных по характеру зала . При этом ЭВМ отличаются одна от другой только видом про- ЗО шивок матриц, т. е, проектирование БИС ЭВМ аналогично проектированию БИС постоянных запоминающих устройств и требует только олного маскирующего элемента (шаблона) при сохранении всех остальны; шаблонов.Олнако объем и сложность решаемых задач ЭВМ, реализованной в виде одной БИС, значительно ограничены. Известно. что сложность решаемой задачи во многом опрелслястся наличием набора команл, гибкостью системы команд, возможностью реализации необходимой последовательности команд. Набор команд и гибкость системы команд определяются, с одной стороны, структурой операционной части ЭВМ, а с другой, - связями с программной астью и возможностью выработки е:о необходимого набора управляющих сигна. лов. Так, например, в известной ЭВМ сумматор включен в цепь циркуляции информации, что не позволяет производить совместную обработку различных разрядов слов. Кроме того, вилы связей между раз личными узлами не ооеспечивают возможность проверки содержимого регистров Лля выработки сип 5 алов условного перехода. :то могло бы позволить многократно использовать одни и те же массивы прошивок матриц. Структура операционной ча182 Тираж 779 комитета СССР по делам нзобоетепнй и осква, уК, Раушская няб., д. 4,5сти ЭВ.1 с поВОл 5 ст "сд,1 изовьвс 11, (,сряции язСны СО;еркимого л 1000 ГО слоВа езусьгм тскущсй обраоотки на суммагорс. Кроме то 0, в и:3 Зсстиых ЭВМ Обьс.- чы ргзСрь) матриц прямо пропорцио 1 дльиы ирн,зслсиию ллииы фрмируемой ИОСзгСЛОзсСГИИОСТИ КОЗДн; Нс 1 ИС 10 ИОС,)- .ОЗсСГИНИСТС 1 И Ид ЧИС,И р 1 р 51.105 ЛИИУ) ОбРЯ.)сТЫВс 1 С".ОГО СЛОВа. ЭТО ИРИЗОЛИГ 1)як"1 исеки к ироиорциОндгиномч чзслис. нию размеров кристалла 1)11 С, тдк как ос иовную илощдль кристалла здничаст рс- ЦЛ 51 Р ИД 51 СТРсЕТУР а .1 Д 1 Р И Ц 11. 1151 Р Сн (.НЛ С.1 КИЫ .;,с СОС)ХО:ИО Испо:ЬЗОВаТЬ с се(л ео 1)11 С, 11 е едк сисствую 1 цая тех- ОЛО В 5 Вгпо)пения Б 1 С ис иозволяс Г 1 СГ)Д 111 С 1110 ( ВСЛ 111 ЗД Г 1 Рс:3.СЫ ЕР- С 13 Г Гс 1.1(ль и.обре Гсии 51 -- пОВыи 1 сиис 1(оэср. ф;ипсита использования Ооорулования 1 ффсктивности рдооты чдшиць.В описываемой машине это лостигаетс тем, что в исс велены устройства управлсиия счетчиком;лрсса команл и уиразлсция сицхросигндлами, дешифратор ко:ш адреса, олок памяти сомдцл, дешифратор алресов команд, триггер, четверпш регистр слвид, лвс группы коммутаторов, причем упраз,яющис вхоль коммутаторов первой груп- "Ы ИЛЕЛНЗЧСИЬ К САПОГЕГСВУЮНИМ ВЫХО. . с) В 10 Р)1 О,СГИ С,151 1 Д Ст)ГЫ, З И Р сЗ ЗЛ 5110- иВс вхо;ь ко)чдтор 013 згорои 1 р;ипы сослицсны с соотвстствуюиичи выхолдчи г с т р 0 и с т в ди Р д В Г 1 с и и 51 с и н1 с с и Г ц а л а. и, ЗХО КОТОВО 0 ИОЕЛОЧСЦ и ЗЫХОЛ ГРСТЬСГО;СЛИТ(ГЯ ссСТОТЫ, 1 ЗЬХОЛ ПСРВОГО РСГИСТРЯ С,ВГД СР(З сЗЬ 1 ЕГЮ 1 СОС;111 С 1 С х)лом второго ргсистра слвига, выхо ." которого сс)слинец с входом третьего регистра слвигд и через второй клоч - с холом первого регистра сдвига, выход третьего регистра с:шигд через третий ключ сослинсн с холом первого регистра С 13 ИГЯ И СРС сСТВСРЗ ЬЙ ЕЛ 10 Ч -- С ИСР- им вхолом сумматора, первый Выход которого подключен к входу четвертого регистра слвига, выход которого через пятый, шестой и сельмой ключи соединен соответственцо с входами первого и второго регистров сдвига и с вторым входом сумма тора, второй Зыхол которого через восьмой ключ сослинен с входом триггера, выхол которого через девятый ключ соединен с третьим входом сумматора, четвертый вход сумматора подключен к выхолу девятого ключа, вход которого соединен с информационным входом машины, выход четвертого регистра сдвига подключен к зыхолу машины, управляющий вхол которой через устройство уирдвлсния счстчи- КОМ аЛРЕСД КОМаНД СОСЛИНСИ С ЗНРсВЛ 5 О- щим входом счетчика алреса команд, выход которого подключен к вхо;у лепшфрятора алресов команд, выход которого соелинен с входом блока памяти команд, три выхода кОрго;олключсиы соответстсино к исрому 13 Оду устройства управления С сСтЧИЕОМ ДЛРССД КОМац., ВХОЛУ СЧЕтЧИКа ;лрссд кочанл и к входам коммутаторов 5 1 срвой группы. вых г генератора тактовыхСИИс 1 О 3 И ;1,1 ОсСи Е Чн Р ДЗЛ 5 ИЮЩИ. ВХО- :шч уимяиугых репстров сдвига и к вхоСОО О ЛСЛТСЛя сдетоты, ВЫХОЛ СОТО)Ого срсз зторОЙ;слитсл 1 астоты сосли О ц и с 3 .О( третьего делителя частоты,131, Ол,1 козмуза)ори) исрой группы ио:- елн) сиы к соопзс сззкнцич входам лени 1 ртр; кола длрсса синхропрограммы, 31,10; котро; иолключсн к вхо,з блока 15 .;1 .(я п;1,ресачикрокомаил, выходко орго Срс(оз(ггдторы второй группы (н слиисн с зхо.оз;снифратора алресоз ч:ероксмапл, выхолсшифратора адресов ч.кроко.;ил 1 лклю Сн ко входу блока 2) идчяп микрокомац;, выход которого сос.ииси с уирдвляюпсичи вхо;ами упомянутых ключей, второй и третий вхолы устройстд )правления ссчи(ом длреса комацл сослисны соо зсспзсино с выходами 25 1 ригсрд и 1 рстьсго .слитсля частоты.Э 0 прик;ит квелисиио цаборд)нзднл и гибкости систсзы комдил, увслис:Вю вариантов формирования последовасльностсй микрокмдн; сицхропро- ЗЗ рдмм), умсчьшснию д,пдрдтурных: атря ги слии 1 п(у фиесирОВяиОЙ ллииы иОСГсл- вд гсльности синхропрогрд 5 м при сохрансуслоиш уцобстза реализации ЭВМ в.;Вкроирогряммцом исполнении. Общее З 5 исло;вси шых рдзря;ов в рсгнсзрах слв 1-д равно произзс,сииО исел оорябатывясмых слов на число ячеек слова и на длину в лвоичном исчислении) ячейки слова, исло;всичцых разрядов третьего реги 4) стра равно ироизвсЛсцию числа обрдбатыдсмых слов ца;лину ячейки слова, и число двоичных разрялов первого регис"грд равно произведению умецьнсцного на слииицу числа обрабатываемых слов цд 45 ллину ячейки слова, число двоичных разрядов четвертого регистра равно длине 51 сйки слова; коэффициенты деления пср- ВОО, второго и третьего делителя частоты равны соответственно Ллиис ячейки слова, числу обрабатываемых слов и числу ячеек в обрабатываемых словах.11 д фиг. 1 предста Влсца олок-схемапредлагаемой машины; ца фиг. 2 - вре мснная лиагрдмма выходных сигналов делителей частоты; цд фиг. 3 - формат 12-разрялцого числа; на фиг. 4 - формаг (иихропрограмчь; на фиг. 5 - формат ко;а команлы; ца фиг. Г -- формат синхроирОГрд 311 ы пирет 151:1 и; ид с)ВГ 7 --- распо- ЛОКСНИС ИВОРЗ)ЗЦИ;1 и РСГИСтРак В МОМЕНТ Врсч(чи С,В,; ца фиг, 8 - формат с.ицхропрограмм а =-О, а - О, , -О, Ь, с ., а з гг;Ь ==Сп, Сг,:. Ьа, Ь с 65 11 д Сртс)сах показаны гецератор 1 так 532295товых сигналов, делители 24 частоты. гнстрах равно К 1 К 2 ХКЗ, при этом числоустройство б управления синхросигналами, лвончпьх разрялов регистра 18 равно К 1 Хблок б памяти микрокоманл (матрица), К 2, а регистра 16 - К 1 х(К 2 - 1), т, е. вдешифратор 7 адресов микрокоманл (ма- регистре 18 циркулируют К 2 ячейки слова,трица), коммутаторы 8, - 8, блок 9 памятиа в регистре 16 - на одну ячейку меньше,адресов микрокоманд (матрица), дешифра- Число двоичных разрядов регистра 28 равтор 10 кола адреса (матрица), коммутато- но К 1. Сумматор 27, регистр 28 сдвига,ры 11 - 11 к, блок 12 памяти команд (ма- ключ 21, сумматор 27 могут образовыватьтрица), дешифратор 13 адресов команд вторую цепь циркуляции одной ячейки сло(матрица), счетчик 14 адреса команд, уст ва, поэтому число двоичных разрядов в реройство 15 управления счетчиком адреса гнстре 28 равно К 1,команд, регистры 16, 17 и 18 сдвига, клю- Так, например, для случая обработкичи 19 - 26, сумматор 27, регистр 28 сдвига, трех 12-разрялных лвопчно-десятичныхключ 29, триггер 30, ключ 31, входы 32 и слов общее количество разрядов регистров33 и выход 34 машины, выход 35 генерато 16 - 18 будет равно 4 ХЗх 12=144, а колпра 1; цифрами 36 - 3 бкь 37, - 37 к и 38 - чество двоичных разрядов регистров 16, 1838 кз обозначены выходы делителей. и 28 соответственно равно 12, 8 и 1.Синхронизация узлов ЭВМ осуществля- Как видно на фиг. 1, сигналы тактовогоется сигналами, вырабатываемыми на вы- генератора поступают одновременно нзходах делителей 3 и 4. Число внутренних О вход лелнтеля 2 и на управление сдвигомсостояний делителя 2 (коэффициент леле- информации в регистрах, При общем числения К 1), на вход которого поступают сиг- лвончных разрядов регистров, указанномналы генератора 1 тактовых сигналов, ыше, осуществляется равенство периодовдолжно быть равно числу бит, необходимых циркуляции слов в регистрах 16, 17, 18 илля представления длины ячеек (букв) об 25 нернола слеловання выходных сигналов дерабатываемых ЭВМ слов. лителя 4, а также происходит синхронныйТак, например, для обработки чисел, сдвиг ячеек слова в регистрах по отношепредставленных в двоично-десятичной си. нию к выходным сигналам синхронизации.стеме исчисления, коэффициент деления Кроме того, выбор указанного выше чисравен 4. ЗО ла лвопчных разрялов в регистрах 16, 18 иВыходной сигнал делителя 2 поступает 28 позволяет осуществлять поячеечныйна вход делителя 3, число внутренних со. слвнг слова влево или вправо. Это даетстояний К 2 которого должно быть равно возможность, с одной стороны, однозначночислу одновременно обрабатываемых в определять в любой момент времени полоЭВМ слов. Делитель 3 имеет К 2 выходов З 5 жение ячеек слова в разрялах регистров37, - 37 к 1 Вь В Вк.,). Каждому со- слвнга, а с лругой, - привести в соответстояншо делителя 3 соответствует наличие ствне выхолные сигналы синхронизатора исигнала только на одном его выходе. Чис- ячейки слова на выходах регистровло внутренних состояний делителя 4, вход сдвига.которого соединен с одним из выходов де Таким образом, синхронная циркуляциялнтеля 3, должно быть равно числу ячеек слов позволяет осуществлять принцип: мо(разрядов), содержащихся в одном обра- мент времени определяет адрес ячейкибатываемом слове. слова.Делитель 4 имеет КЗ выхолов 38 - 38 к, Например, можно заранее установить,(С, ССкз), сигналы из которых соот что сигналу С, соответствует первая ячеиветствуют определенному состоянию дели- ка слова, С, - вторая и так далее, И втеля. то же время наличие сигнала В, соответ 1-1 а фиг. 2 показана временная диа- ствует первому разряду слова (а), сигналаграмма выходных сигналов делителей для В, - второму разряду слован т, л.случая обработки трех 12-разрядных двоич О Совокупность сигналов В;С, соответствуетно-десятичных слов. 1 разрялсчоваТак как выходные сигналы делителей Сигналы управления поступают с выхо.определяют моменты выработки сигналоз да матрицы б, причем время появления люузлами ЭВМ, то моменты времени могут оого сигнала однозначно определяет номербыть соотнесены с совокупностью состоя ячейки слова и номер слова, над которымний (наличию выходных сигналов) дели- производится действие.телей. Минимально возможный временной Совокупность разрешающих (логичесинтервал ЭВМ равен продолжительности кая 1) и запрещающих (логический 0) снгнахождения делителя 2 в одном состоянии. палов управления ключами, поступающихОбщее число таких моментов времени в 60 с выхода матрицы б в момент времени В;Содном цикле работы ЭВМ равно К 1 хК 2 Х является микрокоманлой ЭВМ. Набор нехКЗ, Регистр 16 сдвига, ключ 19, регистры обхолнмых мнкрокоманд определяется17 и 18 сдвига, ключ 21, регистр 16 сдвига прошивкой матрицы б. Выборка микрообразуют цепь циркуляции слов. Общее команды осуществляется с помощью дешиколичество двоичных разрядов в этих ре фратора (матрицы) 7 по коду адреса микрокоманды, поступающему с коммутаторов 8, - 8. Как указывалось выше, время выборки микрокоманды однозначно указы.вает адрес ячеек слова, над которыми производится действие, определяемое этой мирокомандой, Формирование адресов микрокоманд в определенные моменты времени осуществляется с помощью матриц 9 и 10 и коммутаторов 8 и 11.Предварительно введем понятие синхропрограмма, определяемое как набор микрокоманд в интервале времени, равном одному циклу работы ЭБМ.Таким образом, синхропрограмма определяет последовательность выполнения мпкрокоманд в моменты времени В;С; в одном цикле ЭВМ при измененииот 1 до К 2 и 1 от 1 до КЗ, т, е. определяет характер обработки всех ячеек всех слов в одном цикле работы ЭВМ.Формирование микропрограммы осуп,ествляется с помощью матриц 9 и 10 и коммутаторов, Прн этом матрица 10 дешифрирует код адреса синхропрограммы, в результате чего в матрице 9 происходит выборка кодов адреса микрокоманд. Порядок выборки адресов микрокоманд определяется синхросигналами, поступающими на управляющие входы коммутаторов. Изменение кода адреса микрокоманды происходит как прп переключении коммутаторов 11 по сигналам делителя 3 путем изменения выборки входной шины матрицы 9, так и при переключении коммутаторов 8 по сигналам делителя 4 путем изменения выходных шин матрицы 9 при фиксированной выоранной шине,Код адреса синхропрограммы устанавливается па время, равное одному циклу работы ЭВМ. В момент времени ВС, код синхропрограммы через коммутатор 11 поступает на дешифрацию, в результате чего выбирается одна из шин групповых входов матрицы 9. Считанные сигналы, соответствующие выбранной шине, с матрицы 9 поступают на коммутаторы 8 - 8. Однако па вход матрицы 7 поступают сигналы (адрес микрокоманды) только с выхода коммутатора 8 ь В следующий момент времени ВзС,) выбирается другая шина матрицы 9, в результате чего на выходах коммута тора 8, вырабатывается другой адрес микрокомакды, Аналогично формируется адрес микрокоманд для моментов времени БзС,ВкСь ВС ВС,ВкС, ВСз и т,д.В общем случае в процессе составления программ работы ЭВМ необходимо и одном цикле иметь различные микрокоманды для каждой ячейки слова. Число коммутаторов,должно быть равно числу обраба.тываемых ячеек слова (КЗ). При этом управляющий вход каждого коммутатора должен быть соединен с соответствующим выходом делителя 4. Однако это приводит к увеличению аппаратурных затрат в ре. 5 1 О 15 20 25 ЗО 35 40 45 50 55 60 65 зультате увеличения числа коммутаторов и увеличения размеров матрицы 9, Очень часто, особенно при обработке цифровой информации, в программах решения задач используются одни и те же микрокоманды для различных ячеек слова, Например, для формата 12-разрядного числа, показанного на фиг. 3, целесообразно для разрядов, соответствующих мантиссе числа, использовать одни и те же команды. В этом случае число коммутаторов 8 сокращается до шести (вместо 12) и соответственно пропорционально уменьшается матрица 9. При этом на коммутаторе 8, определяющем момент обработки мантиссы числа, поступает сигнал с выхода устройства 5 управления, получаемый в результате объединения по схеме ИЛИ соответствующих выходных сигналов делителя 4.На фиг, 4 представлен формат синхропрограммы для случая трех (а, Ь, с) 12-разрядных слов. Формирование адреса синхропрограммы осуществляется с помощью матриц 12 и 13, счетчика 14 адреса команд и устройства 15 управления счетчиком. Переключение счетчика происходит, после скончания цикла работы ЭВМ, по сигналу С, делителя. Код счетчика дешифрируетсч матрицей 13, в результате чего выбирается одна из входных шин матрицы 12 и на се выходе формируется код команды. Формат кода команды представлен на фиг. 5, где КУС - код установки счетчика; КНА - код нового адреса, КАС - код адреса синхронрограммы, Число разрядов КУС определяется числом условий перехода счетчика в следующее состояние. Условия перехода, например безусловный переход по новому адресу, условный переход по сигналу триггера 30 или ожидание и другие определяются конкретной реализацией ЭВМ.Количество разрядов, необходимых для кода нового адреса, определяется разрядностью счетчика адреса команд, т. е. числом различных команд в программе. Число разрядов кода адреса синхропрограммы равно числу используемых разнотиппых микропрограмм. Переход счетчика пз одного состояние в другое осуществляется по сигналу устройства управления счетчиком в результате дешифрации КУС и проверки сигнала триггера 30.Допустим, это ЭВМ находится в режиме ожидания. Режим ожидания характеризуется неизменностью информации в ре-истрах и возможностью выполнения выбранной программы по команде из внешнего устройства, причем любая программа ЭВМ заканчивается режимом ожидания. Режим ожидания обеспечивается одним из множества состояний счетчика 14 адреса команд. Состояние счетчика 14 дешифрируется матрицей 13, При этом выбирается команда программной матрицы 12 (одна из ее шин), выходной код которой, как указывалось выше, состоит из кода установкисчетчика, кода адреса следующей команды (кода нового адреса) и кода адреса синхропрограммы. Режим ожидания ЭВ И обеспечивается кодом установки счетчика, который поступает на устройство 1 б управления счетчиком, анализирующим КУС и выдающим на счетчик 14 сигнал разрешения приема нового адреса (адреса следующей команды) и разрешения приема начального адреса, поступающего извне. Код нового адреса в режиме ожидания должен совпадать с кодом счетчика, по которому выбрана эта команда, т. е. все время до прихода кода начального адреса выбирается одна и та же команда матрицы 12. Код нового адреса поступает на счетчик 14 с выхода матрицы 12 и заносится в счетчик 14 один раз за цикл работы ЭВМ по сигналу С (начало цикла), поступающему с одного из выходов делителя 4. Начало цикла совпадает с моментом времени С,В поэтому в момент времени В код адреса синхропрограммы с выхода матрицы 12 посту пает на матрицу 10 через коммутатор 11 Матрица 10, являясь дешифратором адреса, выбирает одну из множества шин матри. цы 9. В момент времени С, через коммутатор 8, выходной код матрицы 9 посту пает на вход матрицы 7, с помощью которой выбирается одна из шин матрицы б. Матрица б выдает код микрокоманды, которая в случае режима ожидания обеспечивает циркуляцию информации в регистрах, т. е, сохраняет ее без изменения. Для этого микрокоманда обеспечивает выдачу разрешающих сигналов, в момент времени С,В на ключи 19, 21 и 24, что обеспечивает про. движение информации из одного регистра в другой. В момент времени С,В, код адреса синхропрограммы поступает на матрицу 10 через коммутатор 11, которая выбирает другую шину матрицы 9, причем выходной код последней в режиме ожидания одинаков с кодом, выбранным в момент времени С,В поэтому выбирается та же микрокомапда (микрокомаида циркуляции). Аналогично производится выборка адресов микрокоманд в любой пз моментов времени. Так как в режиме ожидания информаций в регистрах должна сохраняться, то В каждый из моментов времени С;В; должна выбираться одна и та же мик".;- команда циркуляции,Формат спнхропрограммы для обеспече. ния режима циркуляции для случая трех 12-разрядных слов показан на фиг. б.Любая программа ЭВМ начинается подачей из внешнего устройства по входу 32 начального адреса программы на счетчик 14 адреса команд, Так как в режиме ожидания выдается сигнал разрешения приема начального адреса, то в момент времени СВ, выбранный начальньш адрес программы записывается в счетчик 14 и дешифрируется матрпцей 13, которая выбирает од 10 15 20 25 30 5 40 45 50 55 60 65 ну из множества шин матрицы 12, Выбранная шина матрицы 12 содержит коды условия перехода (1 СУС), например безусловный переход, новый адрес (НА), т. е. адрес, на который должен быть осуществленпереход в следующем цикле (обороте) работы ЭВМ, и код адреса синхропрограммы,определяющий с учетом матрицы б микрокоманд действие, которое должно быть выполнено над содержимым регистров в течение данного цикла раооты ЭВМ, Действие,которое должно быть выполнено над содержимым регистров в течение данногоцикла работы, определяется набором мик.рокоманд, которые выбираются, как былоописано выше, для режима циркуляции.При этом в каждый момент времени могут выбираться любые микрокоманды извсего существующего для данной ЭВМ набора микрокоманд.Предположим, что для случая трех(а, Ь, с) 12-разрядных шестнадцатиричныхслов необходимо по данной команде матрицы 12 выполнять следующие действиянад содержимым регистров- Ъ. С -а,=О, а 9 -- О, с 9=0, Ь, с, с Й 1 - 8,ао+Ь=с,;. п, - Ьщ, а+Ь,.=с,где а,=О - в первый разряд слова(а) записать 0;с 9 = О, а 9 = 0 - в девятьш разряд слов(а) и (с) записать0;Ь - сдвиг слова (Ь) на одинразряд вправо;а р - одвиг 1 - 8 разрядовслова (а) на один разряд влево;с,- сдвиг 1 - 8 разряовслова (с) на один разряд вправо;ао+О=с - десятый разряд слов.(а) сложить с одиннадцатым разрядсмслова (Ь) и результа гзаписать в одиннадцатый разряд слова (с);а, - - Ь.с - содержимое десятогоразряда слова (а) записать в десятый разряд слова (Ь);а,+Ь, =с - - двенадцатый разрядслова (а) сложитьдвенадцатым разрядомслова (Ь) и результатзаписать в двенадцатыйразряд слова (с),11 нформацпя в регистрах в момент времени СВ расположена, как показано нафпг. 7, а продвижение информации пзячейку в ячейку, например пз ячейки (а)в (с), осуществляется за время между моментами времени С,В, и С,Вг, причем за50 55 00 65 это время сдвигаются все четыре бита одного разряда. Запись нуля в первый разряд слова (а) н,девятый разряд слова (а 1 и (с) осуществляется запретом в моменты времени С 1 В С 9 Вь СзВз связи выхода регистра 18 с входом регистра б (отсутствуют разрешающие сигналы на ключе 21 в указанные моменты времени). При этом для сохранения остальной информаип в эти моменты времени необходимо подавать разрешающие сигналы на ключ 19. Сдвиг слова (Ь) на один разряд вправо осуществляется путем подачи разрешающих сигналов в моменты времени С,Вг, С,Вг, СзВгС 1 гВг на ключ 22, при этом разрешающий сигнал в эти моменты времени на ключе 21 должен отсутствовать. Аналогично осуществлятся сдевиг 1 - 8 разрядов слова (с), только разрешающий сигнал на ключ 22 подается в моменты времени С,Вз СгВз, СзВз СзВз. Сдвиг 1 - 8 разрядов слова (а) влево осуществляется с помощьзо сумматора, Для этого в момент времени СВ подается разрешающий сигнал на ключ 2 б и содержимое первого разряда слова (а) записывается в сумматор. В моменты времени С 1 В, и С,В, подаются разрешающие сигналы на ключ 24, обес. печивая циркуляцию содержимого первого разряда слова (а) в кольце сумматор - регистр 28, В момент времени С,В, подается разрешающий сигнал на ключ 20 и содержимое регистра 28 (первый разряд слова (а) переписывается в регистр 17. Аналогично осуществляется сдвиг влево остальных разрядов слова (а). Запись содержимого десятого разряда слова (а) в десятый разряд слова (Ь) осуществляется также с помощью сумматора. Для этого в момент времени С,ОВ, подается разрешающий сигнал на ключ 2 б и содержимое десятого разряда регистра (а) переписывается в сумматор, а затем - в регистр 28. В момент времени С 1 ОВг подается разрешающий сигнал на ключ 23. В этот момент времени на выходе регистра 18 будет десятый разряд слова (Ь), и содержимое регистра 28 переписывается в регистр 1 б,Таким образом, осуществляется подмена содержимого десятого разряда слова (Ь) содержимым десятого разряда слова (а).Суммирование десятого разряда слова (а) с одиннадцатым разрядом слова (Ь) (а,о+ Ь= с) и запись результата сумми. рования в одиннадцатый разряд слова (с) производится следующим образом: так как в момент времени СОВ, был подан разрешающий сигнал на ключ 2 б, то в момент времени С,ОВг необходимо подать разре. шающий сигнал на ключ 25 для осуществления циркуляции сумматор - регистр 28 и подавать этот сигнал в моменты времени СВ СВ т, е, до прихода одиннадцатого разряда слова (Ь), Одиннадцатый раз 5 о 5 20 25 30 35 4 О 45 ряд слова (Ь) будет на выходе регистра 18 в момент времени СВг. В этот момент времени необходимо подать разрешающий сигнал на ключ 2 б.Т аким ооразом, на одном из входов сумматора будет содержимое одиннадцатого разряда регистра (Ь), а на другом (так как в кольце сумматор-регистр 28 находилось содержимое десятого разряда слова (а) - десятый разряд слова (а). Сумма а,о+Ь, с выхода регистра 28 в момент времени С 1,В, через ключ 23, на который необходимо подать разрешающий сигнал, переписывается в регистр 1 б. На выходе регистра 18 в этот момент времени будет одиннадцатый разряд слова (с), но разрешающего сигнала на ключе 21 нет, поэтому через ключ 23 будет осуществляться подмена содержимого одиннадцатого разряда слова (с) результатом суммирования ао+ ЬСуммирование двенадцатого разряда слова (а) и двенадцатого разряда слова (Ь) производится аналогично.Формат описанной выше синхропрограммы и последовательность разрешающих сигналов на ключах показаны на фиг. 8.По окончании цикла работы ЭВМ по спгналл С в счетчик 14 персппсывается адрес следующей команды (новый адрес) . Предположим, что следующая команда программы содержит КУС, соответствую 1 цнй условному переходу по сигналу триггера 30, причем этот сигнал вырабатывается при суммировании содержимых ячеек слов, если результат суммирования больше пятнадцати, и не вырабатывается, если результат меньше или равен пятнадцати, при наличии в этот момент времени разрешаю.цего сигнала на ключе 29, Сигнал триггера 30 поступает в устройство 15 управления счетчиком, и в следующем цикле работы ЭВМ в счетчик 14 записывается либо новый адрес при наличии сигнала, либо к его содеркимому прибавляется 1 в случае отсутствия сигнала. Кроме того, сформированный сигнал может быть использован как сигнал переноса в следующую или любую другую ячейку при наличии в данный момент разрешающего сигнала на ключе 31.Внешняя информация подается на сумматор при наличии разрешающего сигнала на ключе 25 и может быть просуммирована с содержимым любой ячейки или записана без изменений в любую ячейку, Ре зультат обработки выдается на внешнее устройство с выхода 34, Синхропрограммы для конкретного варианта ЭВМ выбирают при разработке ее математического обеспечения. учитывая при разработке универсальность синхропрограмм, т, е. возможность многократного использования синхропрограмм при решении различных заданных для данного варианта ЭВМ программ.Как видно цз приведенного выше списания работы, ЭВМ позволяет, по сравненшо с известными устройствами, дополнительно производить такие операции, как суммирование двух любых ячеек слов (слова 1 с возможностью записи результата в любую ячейку любого слова, суммирование двух слов с возможностью подмены любого слова результатом суммирования, суммирование внешней информации с содержимым регистров, не изменяя (либо изменяя) при этом содержимого регистров, запоминание сигнала переноса на триггере 30 и использование этого сигнала Лля осушествления условных пеоеходов,Программа решения определенной заличп состоит из последовательности спнхропрограмм, адреса которых указаны и командах программной матрицы 12, Имея набор синхропрограмм, можно построить различные последовательности сццхропрограмм из этого набора путем неоднократного цх использования при решении различных задач, решаемых ЭВМ. Этому способствует также наличие в составе операций ЭВМ условных ц безусловных переходов, осуществляемых с помощью устройства 15 управления счетчиком при наличии соответствующих колов КУС.Так как сццхропрограмма ЭВМ формирует временную последовательность адресов мцкрокоманд, то формирование различных последовательностей микрокоманд воз. можно в результате многократного использования одних и тех же мцкрокоманд, а это позволяет при определенном объеме матрицы б микрокомацл строить множество различных последовательностей микро- команд Сггцхропрограмм), необходимых для решения определенной задачи. Для решешгя конкретных задач разработчик программ составляет набор микрокоманд с учетом пх многократного использования.Таким образом, структура ЭВМ позволяет формировать новые последовательности микрокомацл (сицхропрограмм) путем многократного использования в различное время набора одних и тех же мцкрокомацл Одних и тех же ячеек матрицы), Аналогично формирование различных последовательностей сццхропрограмм возможно вследствие многократного использования одних и тех же из существующего набора) синхропрограмм (одних и тех же адресов матрицы 9), что приводит к уменьшению аппаратурцых затрат на единицу фиксированной длины последовательности синхропрограмм.Одним из условий реализации устройств в микроинтегральном исполнении в вцл больших интегральных схем является высокая степень регулярности (упорядоченности) в их системе сигнальных связей и высокая повторяемость однотипных логических элементов. Рассматриваемая ЭВМ,как ьцлцо цз приведенной схемы ц описания, в основной своей части состоит цз транзисторных матриц б, 7, 9, 10, 12 и 1 З и последовательных регистров 1 б, 17, 18 и 285 сдвиги. Отсюла следует, что матрицы,имеющие абсолютно регулярную структумоцтажцых соединений, а также посл- довательные регистры сдвига, содержащие оольшое число олнотипных элементов (раз- О ряЛ регистра), соединенных последователь1;о. должны соответствовать техцолопш БИС.Формула изобретения5Цифровая электронная вычислительнаямашина последовательного действия. содержащая сумматор, трц регистра сдвига, клгочц, счетчик алреса команд, блоки памяти микрокоманл и памяти илрсов мцкр око ма ил, дешифратор адресов микрокомацл, гсцератор тактовых сигналов и три делителя частоты, о т л и ч а ю гц а я с я тем, что, с целью повышения коэффициента 25 использования оборудования ц эффектцв 1 ц стц работы машины, в нее ввелцы устройства управлегшя счетчиком алреси команд ц управления сцнхросцгн ила ми, лешцфратор кола адреса, блок памяти З 0 команд, дешифратор адресов команд, тршгер, четвертый регистр сдвига, лве группы коммутаторов, причем управляюцигс входы коммутаторов первой группы подключеньг к соответствующим выходам второго ЛлцЗ 5 теля частоты, управляюШце входы коммутаторов второй группы соединены с соот встствующимц выходами устройства управ.ленця сцнхросцгналамц, вход которого цолключсц к выход третьего дел 11 тсл 51 часто ты, выход первого регистра сдвига черезцервыи ключ соединен с входом второго регистра сдвига, выход которого сослццц с входом третьего регистра сдвига ц через второй ключ - с входом первого регистра 45 слвцга, выход третьего регистра сдвига через третий ключ соединен с входом перво.го регистра сдвига ц через четвертый ключ - с первым входом сумматора, первый выход которого подключен к входу 50 четвертого регистра сдвига, выход которого через пятый, шестой и седьмой ключи соединен соответственно с вхоламц первого и второго регистров сдвига ц с вторым входом сумматора, второй выход которо го через восьмой ключ соединен с входомтриггера, выход которого черз девятый ключ соединен с третьим входом суммато"и, четвертый вход сумматора полключегг к выхол. девятого клгоча, хол которого соединен с информационным входом машцны, выход четвертого регистра сдвига подключен к выходу машины, управляющий вход которой через устройство управления счетчиком адреса команд соединен с уп равляющцм входом счетчика адреса команд,532295 16 Во Ао Эб Ау Зб А Зб А Лд Вр ГЪ 1 Г 1 Г Д 7 В ВВа Со ,% л с, д 8 у Су ЭВ С Жо о Лу у Фиг 7 выход которого подключен к входу дешифратора адресов команд, выход которого соединен с входом блока памяти команд, три выхода которого подключены соответственно к первому входу устройства управления счетчиком адреса команд, входу счетчика адреса команд и к входам коммутаторов первой группы, выход генератора тактовых сигналов подключен к управляющим входам упомянутых регистров сдвига 10 и к входу первого делителя частоты, выход которого через второй делитель частоты соединен с входом третьего делителя частоты, выходы коммутаторов первой группы подключены к соответствующим вхо дам,дешифратора кода адреса синхропрограммы, выход которого подключен к входу блока памяти адресов микрокоманд, выход которого через коммутаторы второй группы соединен с входом дешифратора адресов микрокоманд, выход дешифратора адресов микрокоманд подключен к входу блока памяти микрокоманд, выход которого соединен с управляющими входами упомянутых ключей, второй и третий входы устройства управления счетчиком адреса команд соединены соответственно с выхо. дами триггера и третьего делителя частоты..г ф К Зноя Псийр Знои канписсы пойщ