Устройство для моделирования транспортных систем

(51)5 (з 06 Е 15/50"ЛР"1 Щ.ХлЧВВ 1 ОПИСАНИЕ ИЗОБРЕТЕНИЯс К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ТРАНСПОРТНЫХ СИСТЕМ Изобретение относится к области вычислительной техники, в частности к устройствам для моделирования транспортных систем.Цель изобретения - расширение области применения за счет определения матрицы корреспонденций пассажиропотока.На фиг. 1 представлена функциональная схема предлагаемого устройства; на фиг. 2 - 7 - примеры возможной конкретной реализации блока хранения переменных, блока записи, сумматора, блока представления числа, блоков контроля, блока распределения соответственно.Устройство для моделирования матрицы корреспонденций пассажиропотока городского пассажирского транспорта (фиг.) содержит регистр 1 сдвига, шифратор 2, блок 3 хранения переменных, блок регистрации 4, блок 5 записи, элемент ИЛИ 6, блок 7 памяти, сумматор 8, одновибратор 9, блок 10 представления числа, второй элемент И 11, второй блок 12 контроля, дешифратор 13, вычитающий счетчик 14, первый элемент И 15, группу блоков эле(57) Изобретение относится к вычислительной технике, в частности и устройствам для моделирования транспортных систем. Цель изобретения расширение области применения за счет определения матрицы корреспонденции пассажиропотока. Устройство содержит регистр сдвига, шифратор, блок хранения переменных, блок регистрации, блок записи, элемент ИЛИ, блок памяти, сумматор, одновибратор, блок представления числа, элементы И. блоки контроля, дешифратор, реверсинный счетчик, блок элементов И, блок распределения, генераторы случайных чисел 7 ил. ментов И 6, первый блок 7 контроля, блок 18 распределения, перный 19 и второй 20 генераторы случайных чисел.Блок 3 хранения переменных может быть выполнен как показано на фиг. 2 и содержит первую группу элементон И 21, вторую группу элементов И 22, группу сумматоров 23, третью группу элементов И 24, блок 25 элементов И.Блок,5 записи может быть выполнен как показано на фиг. 3 и содержит перную группу элементов И 26 и втору ю группу элементов И 27, ячейки памяти 28.128.Л, выходы каждой из которых соединены с группой входов блока 29 элементов И. Сумматор 8 может быть выполнен как показано на фиг. 4 и содержит элемент И 30, четвертый элемент ИЛИ 31, счетчик 32, дешифратор 33, первый 34, второй 35 и третий 36 элементы ИЛИ, элемент И 37, сумматор 38, группу элементов ИЛИ 39, первую 40 и вторую 4 группы элементов И, первый элемент НЕ 42, элемент 11 НЕ 43, второй элемент НЕ 44.1633434 К Вью.93 А.Й У 7 Юиг оставитель В. Фукд А. Кравчукж 406 ех ир Редактор Е. ПаЗаказ 619ВНИИПИ Госуда1Производственн ственного комитета по изобретениям 3035, Москва, Ж - 35, Раушская о.издательский комбинат Патент, г ловКорректор О. ЦиплеПодписноеоткрытиям при ГКНТ СССнаб д 4/5Ужгород, ул. Гагарина, 1 ОБлок 10 представления числа может быть выполнен как показано на фиг. 5 и содержит дешифраторы 45, узел 46 памяти, дешифратор 47 и элемент ИЛИ 48.Узел 46 памяти состоит из страниц памяти, столбцы каждой из которых соединены с выходами дешифраторов 45.145.А, а строки каждого столбца всех страниц памяти блока 46 обьединены и подключены к группам третьих выходов блока 10, другие строки кажлого столбца всех страниц памяти блока 46 солинены с группой выходов б.чока 10.Блоки 12 и 17 контроля могут быть выпо.нецы кдк показано ца фиг. 6 и каждый содержит элемент ИЛИ 49, шифратор 50, вычитаюций счетчик 51.Блок 18 распределения может быпгь ныцо,н ц кдк цокдздцо ца фиг. 7 и содержит элементы И 52 группы и элементы И,И 53 группы, группу суммзторов 54, блок 55 элементов И,1 И, схему 56 сравнения и элемент И.1 И 57.Усгрйство работает следуюцнм образом.11 ри появлении сигнала нд выходе элемента И,1 И 6 осуцествляется установка в нулевое состояние ячеек 28 памяти блока 5 здцисц, .шцесецие единицы через шифрдтор 2 в регцсгр 1 сдвига, что означает появ. э цие подвижцй единицы (например, автобуса) ца первой остановке, запись из блока 7 памяти в группу сумматоров 23 блока 3 ранения переменных количества вопелших пассажиров В (нечетные сумматоры) и количества вышедших пассажиров В 2 (четные сумматоры) на каждой остановке.11 ри этом каждая пдэд сммдторов це.т. цдя и следующая четная, например 23.1 и 23.2, служат лля записи количества вошедшии вышелцих пассажиров цд первой остановке, пара сумматоров 23.3 и 23.4 предназначена лля записи количества вошедши и выпелпих цасажиров на второй остановке и т. л., запись через шифратор 50 ( фиг. 6) в счетчики 51 чисел, контроли. руюших зацикливание блоков 12 и 17 контроля. Сигналами с выходов регистра 1 сдвига подготавливаются к работе соответствуюц 1 ие элементы И 22 блока 3 хранения переменных, элементы И 26 блока 5 записи, столбец ячеек памяти блока 4 регистрации, дешифратор из группы 45 блока 10 представления числа (фиг. 5), стробируются лва блока 24.1 и 24.4 элементов И, ца выходах коорых появляются: код, со. ответствуюций количеству вошедших пассажиров (В 1), и инверсный кол, соответс гвукцций текущему значению количества выходящих пассажиров на следующей остановке С,э Первоначально текущее значение количества вышедших пассажиров С,+ равно В 2, Таким образом, по каждой -й остановке выбирается В 1, и ГэСигналы, соответствующие значениямВ 1, и Г, , поступают на входы суммато 45 50 55 5 10 15 20 25 30 35 40 ра 8, который вычисляет величину В 1; - :В 1,+С,+, подлежащую распределению по следующим остановкам. При появлении кода В 1, на первой половине входов сумматора 8 на вход счетчика 32 через элемент И 36 поступает сигнал и на первом выходе дешифратора 33 появляется также сигнал, стробирующий группу элементов И 40, В результате этого код, соответствующий значению В 1 поступает через группу элементов ИЛИ 39 и в сумматор 38, при этом на выходе элемента ИЛИ 35 формируется сигнал, поступающий через элемент И 36 на счетный вход счетчика 32, при этом сигналом с второго входа дешифратора 33 стробируется группа элементов И 41 и дополнительный код записывается в.сумматор 38, в котором вычисляется величина В 1,. Сигналом с выхода элемента ИЛИ 34 счетчик 32 переволится в третье состояние. Си гнало м с третьего выхода дешифратора 33 стробируются элементы И 30 и И - НЕ 43, т. е. определяется знак величины В 1,. 1 ри положительной величине сигнал со знакового разряда сумматора 38 равен нулю и в этом случае она появляется на второй группе выходов блока 8 суммирования.11 ри этом цз выходе блока 8 суммирования появляется сигнал, запускающий одцовибрдтор 9, выходной сигнал которого поступает цд вход блока 25 элементов И блокд 3 хранения переменных и на объединенные входы элементов И 26 блока 5 дписи. 11 ри этом значения В 2, (=1,.,А) цз сммдторов 23 блока хранения переменны записываются через блок 25 элементов И блока 3 и элементы ИЛ И 53 блока 18 рзспреле,ция в соответствующие сумматоры 54 с циклическим переносом, а значение Счерез соответствующий текущему адресу остановки элемент И 26.1 записывается во вторую ячейку 28.2 памяти блока 5 записи, что достигается за счет подключения элемента И 26 с адресомк ячейке памяти с адресом +1. Таким обрзом, получается первое значение корреспонденции из остановки с адресом 1 в остановку с алресом 2 из общего значении Я. Срезом сигнала с выхода одновибратора 9 производится запись величины С,+ через соответствующий адресу элемент И 22, в сумматор 23 блока 3 хранения переменных, где производится вычисление нового значения величины (.,+. Сигнал, соответствующий значению В 1, с выходов суммато. ра 8 поступает на входы дешифратора 47 (фиг. 5) блока 10 представления числа. На выходе дешифраторз 47, соответствующем сигналам В 1, появляется сигнал, выделяющий ссютветствуюшую страницу узла 46 памяти и через элемент ИЛИ 48, осуществляющий запуск генератора 20 случайных чисел, вычитание 1 из содержимо 1633434го счетчика 51 блока 12 контроля и через элемент ИЛИ 57 блока 18 распределения осуществляется запуск генератора 19 случайных чисел. Код от генератора 20 случайных чисел поступает на соответствующие входы дешифраторов 45 блока 10 представления числа. Таким образом, по сигналам с дешифратора 45, идешифратора 47 (В 1) осуществляется выбор столбца ячеек из страницы узла 46 памяти Э(В 1), в котором записано представление числа В 1 с помощью 1. чисел.Любое число В 1 может быть представлено одним числом, двумя числами, тремя числами и т. д., сумма которых равна В 1, Например, число 5 может быть представлено следующим образом: в виде одного числа Е,=1(5); в виде двух чисел 1.=2(3,2), )4,1) в виде трех чисел У.=З)1,2,2),)3,1,1) и т. д.Числа в диапазоне от 1 до В заранее представляются и записываются по столбцам каждой страницы блока 46 памяти, ссютветствующей В 1. Таким образом, количество страниц определяется максимальным значением В 1, полученным в результате обследования пассажиропотоков на данном маршруте. Дешифраторы 45 блока О представления числа (В 1) преобразуют случайное число, поступающее с выхода генератора 20 случайных чисел в адрес столбца страницы блока 46 памяти. В каждом столбце каждой страницы блока 46 памяти записана величина 1. и одно представление величины В из . чисел.Выбор адреса столбца осуществляется из условия7. (Л - + 1)где Л - количество остановок маршрута;- текущий адрес остановки маршрута.Дешифраторы 45 управляются сигналами с выходов регистра 1 сдвига, при этом выходные сигналы дешифратора 45.1 воздействуют на адреса столбцов, в которых Е(Ю - 2, сигналы дешифратора 45.2 - на адреса столбцов, в которых .(А - 3 и т. д выходные сигналы дешифратора 45 Т воздействуют на адреса столбцов, в которых любое значение В представлено одним или двумя числами, т, е. .=1, .=2. Исходя из этого осуществляется коммутация выходных сигналов каждого из дешифраторов 45, а также коммутация самих дешифраторов. Выходы строк каждой страницы памяти узла 46 объединены и связаны с соответствующим входом реверсивного счетчика 14 и с группами входов блоков 16 элементов И, при этом на вход счетчика 4 поступает код, соответствующий величине Е, на входы блоков 16 элементов И подаются сигналы, соответствующие представлению числа В в прямом и обратном коде.На выходе дешифратора 13 появляется сигнал, соответствующий величине Е, запи Процесс повторяется ло тех цор, пока содержимое счетчика 14 не станет равным нулю. Это означает, что число Враспределено по последующим остановкам, т е. сформирована строка корреспонденцийПри обнулении счетчика 14 с вьхола лешифратора 3 выдается сигнал, поступающий на вход блоков 12, 5, 3 и . По этому сигналу производится: запись числа в счетчике 55 санной в счетчик 4, которым производится стробирование соответствующего блока элементов И 6. На выхода первой группы выделенного блока элементов И 16 появляются сигналы, соответствующие представлению числа В из 1. чисел в прямом коде (М), а на выходах второй группы - в обратном коде (М ). Эти сигналы поступают на входы блока 18 распределения, где осуществляется нахождение такого адреса остановки (К), в котором текущее значение величины вышедших пассажиров (. больше или равно числу выбранного прелставления величины В 1.Это осуществляется следующим образом.Выдаваемый позиционный сигнал с генератора случайных чисел (в его состав входит дешифратор, который не показан) соответствует остановке К 0+1(К(Л ).Этим сигналом подготавливаются к работе элемент И 27.К блока 5 записи и элемент И 52.К блока 18 распределения.Через блок 55 элементов ИЛ И блока 8распределения осуществляется передача из сумматора 54.К величины Сна вход схемы 56 сравнения, на другой вход которого по дается число Мс выодов первой группысоответствующего блока элементов И 16. Если величина С)М, то на одном из выходов схемы сравнения 56 формируется сигнал, поступающий на вход блока 17 контроля, на вход блока 5 записи и одновременно 30 разрешается запись в сумматор 54.А через элемент И 52.К числа М в обратном коде с выходов блока 16.К элементов И, т. е. происходит вычисление новой величины С=Ск - М, . Сигналом с выхода схемы 56 сравнения блока 18 распределения через 35 элемент И 27.К разрешается запись числаМ в ячейку 28.К памяти блока 5 записи; осуществляется запись в счетчик 51 через элемент ИЛИ 49 и шифратор 50 блока 17 контроля числа, контролирующего зацикливание процесса моделирования; осуществляется вычитание 1 из содержимого счетчика 14, при этом по сигналам с лешифратора 13 с выхода соответствующего блока 16 элементов И выдается второе число из 1 чисел.45 Таким образом получена вторая корреспонденция из обгцего количества воцелцгих на -й остановке пассажиров, ца К-й выйдет М пассажиров, блок 7 контроля цри.веден в исходное состояние, подготовлено следующее слагаемое для распределения 50Формула изобретения 51 блока 12 контроля, обеспечивающего контроль зацикливания; перезапись строки корреспонденций из ячеек 28 памяти блока 5 записи в 1-й столбец блока 4 регистрации; запись содержимого сумматоров 54 блока распределения через элементы И 21 в сумматоры 23; сдвиг 1 в регистре 1 сдвига на следующий адрес остановки маршрута. При этом процесс опять начинается с вычисления величины В 1,+ в блоке 8 суммирования. Это происходит до тех пор, пока не появится сигнал на последнем выходе регистра 1 сдвига. Этим сигналом осуществляется выдача на печать содержимого блока 4 регистрации и запуск устройства путем подачи сигнала с последнего выхода регистра 1 сдвига на вход элемента ИЛИ 6 лля получения другого распределения чисел В 1,.В случае, если С (М, где 1.=1,21., выходной сигнал формируется на друтом выходе схемы 56 сравнения блока 18 распределения (фиг. 7), который поступает на вход счетчика 51 блока контроля 17 и уменьшает содержимое счетчика 51 на 1. Этот же сигнал через элемент ИЛИ 57 запускает генератор 2 О случайных чисел, формирующий новый алрес ири неизменном значении числа Мс,. 11 ри обнулении реверсивного счетчика 51 блока 17 контроля на выходе элемента И 15 появляется сигнал, поступающий на вход блока О представления числа, по которому формируется новое множество чисел М ири неизменном В 1. С помощью сигнала с выхола элемента И 15 можно управлять процессом пецати лля фиксации содержимого счетчика 51 блока 17 контроля и представления множества М.(;игиалом с выхода элемента ИЛИ 48 блока 10 представления числа уменьшается солержимое счетчика 51 на 1. 11 ри обнулеиии счетчика 51 блока 12 контроля на выхоле элемента И 11 появляется сигнал, ио которому устройство устанавливается в исходное состояние и через элемент ИЛИ 6 формируется си иал запуска. По этому сигналу можно управлять печатью лля фиксации алреса остановки , величины В 1 содержимого сумматоров 54 блока 18 рас- ирелеления устройство для моделирования транспортных систем, содержащее первый и второй элементы И, первый и второй генераторы случайных чисел, регистр сдвига, блок регистрации, входы считывания информации которого соединены соответственно с разрядными выходами регистра сдвига, блок памяти, вход сброса которого подключен к выходу последнего разряда регистра сдви 5 10 15 20 25 30 35 40 45 50 55 га, дешифратор, выход которого соединен с входом сдвига регистра сдвига, отличающееся тем, что, с целью расширения области применения за счет определения матрицы корреспонденций пассажиропотока, оно дополнительно содержит шифратор, элемент ИЛИ, группу блоков элементов И, вычитающий счетчик, одновибратор, сумматор, блок хранения переменных, блок записи, блок распределения, блок представления числа, первый и второй блоки контроля, блок хранения переменных содержит блок элементов И, первую и вторую группы элементов И иоэлементов И в каждой группе (% - число остановок маршрута транспорта), третью группу из 2 Л элементов И, группу из 2 А сумматоров, в блоке хранения переменных выходы с-х элементов И первой и второй группы об ьелинены (=1, А) и соединены с установочным входом 2(.го сумматора группы, инверсный информационный выход 2-го сумматора группы соединен с первым входом -го элемента И второй группы и первым входом соответствующего элемента И третьей группы, прямые информационные выходы 2-х сумматоров группы подключены соответственно к информационным входам блока элементов И, прямые информационные выходы (2 - 1) -х сумматоров группы соединены соответственно с первыми входами 2 - 1)-х элементов И третьей группы, блок записи содержит блок элементов И, две группы элементов И, группу ячеек памяти, в блоке записи выходы -х элементов И первой группы и -х элементов И второй группы объединены и подключены к счетному входу -й ячейки памяти, выходы которых подключены соответственно к информационным входам блоков элементов И группы, блок представления числа содержит элемент ИЛИ, дешифратор, группу лешифраторов и узел памяти, в блоке представления числа одноименные выходы дешифраторов группы объединены и соединены с соответствующим адресным входом узла памяти первой группы, адресные входы второй группы которого подключены соответственно к выходам дешифратора и входам элемента ИЛИ, каждый блок контроля содержит вычитающий счетчик, шифратор и элемент ИЛИ, выход которого соединен с входом шифратора, выходы которого подключены соответственно к разрядным входам вычитающего счетчика, блок распределения содержит схему сравнения, блок элементов ИЛИ, первый и второй элементы ИЛИ, группу сумматоров, группу элементов ИЛИ, группу элементов И, в блоке распределения выходы элементов ИЛИ группы подключены соответственно к информационным входам сумматоров группы, входы разрешения суммирования которых соединены соответственно с выходами элементов И группы, выходы сумматоров группы соединены соответственно с входами блока20 25 30 элементов ИЛИ, выходы которого подключены к информационным входам первой группы схемы сравнения, информационные входы второй группы которой подключены соответственно к одноименным объединенным прямым выходам блоков элементов И группы, выход Меньше схемы сравнения блока распределения соединен с первым входом элемента ИЛИ блока распределения и первым входом элемента ИЛ И первого блока контроля, разрядные инверсные выходы вычитающего счетчика которого подключены ссютветственно к входам первого элемента И устройства, выход которого подключен к соответствующему входу элемента ИЛИ блока представления числа, выход которого подключен к второму входу элемента ИЛИ блока распределения, входу запуска первого генератора случайных чисел и вычитающему входу вычитающего счетчика второго блока контроля, разрядные инверсные выходы которого подключены соответственно к входам второго элемента И устройства, выход которого подключен к первому входу элемента ИЛ И устройства, второй вход которого соединен с выходом последнего разряда регистра сдвига устройства и установочным входом блока памяти устройства, вход считывания информации которого, первые входы элементов ИЛИ первого и второго блоков контроля и вход шифратора подключены к выходу элемента ИЛ И устройства, выходы шифратора устройства соединены соответственно с информационными входами регистра сдвига устройства, вход сдвига которого и второй вход элемента ИЛ И второго блока контроля, первые входы элементов И первой группы блока хранения переменных и управляющий вход блока элементов И блока записи подключены к выходу дешифратора устройства, группа выходов которого подключена соответственно к управляющим входам блоков элементов И группы, инверсные информационные выходы одноименных элементов И блоков группы объединены и соединены соответственно с первыми входами элементов И второй группы блока записи, информа. ционные выходы регистра сдвига устройства соединены соответственно с вторыми входами элементов И второй группы и вторыми входами соответствующих элементов И третьей группы блока хранения переменных, первым входом элементов И первой группы блока записи и входом разрешения работы 35 40 45 дешифраторов группы блока представления числа, информационные выходы узла памяти которого подключены соответственно к информационным входам блоков элементов И группы и разрядным входам вычитающего счетчика устройства, информационные выходы которого соединены соответственно с входами дешифратора, выходы блока памяти соединены соответственно с информационными входами сумматоров группы блока хранения переменных, выходы элементов И третьей группы которого соединены соответственно с информационными входами сумматора, выход знакового разряда которого соединен с третьим входом элемента ИЛИ, а сигнальный выход сумматора соединен с входом запуска одновибратора, выход которого подключен к управляющему входу блока элементов И и третьим входом элементов И второй группы блока хранения переменных и вторым входам элементов И первой группы блока записи, третьи входы элементов И первой группы которого соединены соответственно с прямыми выходами четных сумматоров группы блока хранения переменных, выходы блока элементов И которого соединены соответственно с первыми входами элементов ИЛИ группы блока распределения, выход элемента ИЛ И которого соединен с входом запуска первого генератора случайных чисел, выходы которого соединены соответственно с вторыми входами элементов ИЛИ группы и вторыми входами элементов И группы блока распределения и вторыми входами элементов И второй группы блока записи, установочные входы ячеек памяти которого подключены к выходу элемента ИЛ И, а выходы блока элементов И блока за циси соединены соответственно с информационными входами блока регистрации, выходы сумматора подключены соответ. ственно к входам дешифратора блока представления числа, информационные входы дешифраторов группы которого подключены соответственно к выходам второго генератора случайных чисел устройства, выход Больше схемы сравнения блока распределения соединен с вторым входом элемента ИЛИ первого блока контроля, нычитающим входом вычитающего счетчика и третьими входами элементов второй группы блока записи, а выходы сумматоров группы блока распределения соединены соответственно с информационными входами элементов И первой группы блока хранения переменных.