Цифровой процессор спектрометрических импульсов

(54) ЦИФРОВОЙ ПРОЦЕССОР РИЧЕСКИХ ИМПУЛЬСОВ (57) Изобретение относит электронике и может быть в спектрометрах заряженн полупроводниковыми детек изобретения - увеличение вия цифрового процессора ПЕКТРОМЕТрнойо ваноц сЦель к яд споль ля- а Их час орами. быстро спектр еистметсоединен с.ЫФУ 7. Выходходом АЦП 3,соединена сионными входыходы которог ходамиусилит елвыходная на кото оотве етричест заряющими информа регистра 4, в и первого соединены ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) 1 ЕЕЕ, Тгапз оЧо 1. ИБ, Вф 3, 1Н. Коеюап, Ргепапй Ргорегес оГга 1 Гх 1 Сег, - Иис 1ч. 123, 1975, р. 1 Изобретение относится к ядернои электронике и может быть использовано в спектрометрах заряженных частиц с полупроводниковыми детекторами.Целью изобретения является повышение быстродействия за счет увеличения числа обрабатываемых импульсов в единицу времени при одновременном увеличении точности получаемой информации.На фиг. 1 представлена функциональная схема цифрового процессора спектрометрических импульсов; на фиг. 2 - функциональная схема блока управления; на фиг. 3 - функциональная схема блока сопряжени.;.Цифровой процессор спектромких импульсов (фиг, 1) содержи рических импульсов за счет увеличения числа отрабатываемых импульсов в единицу времени при одновременном увеличении точности получаемой информации, Это достигается за счет разряда интег рирующего конденсатора в зарядочувствительном предусилителе импульсов с . выхода блока управления после того, как необходимое число выборок (восемь импульса преобразованы параллельным аналого-цифровым преобразователем в код и просуммированы, При отсутствии импульса автоматически непрерывно измеряется уровень базовой линии, значение которого вычитается из кода импульса при его обработке, Осуществ ется режекция наложений - при приходе второго импульса во время анализа пер вого устройство приводится в начальное состояние, 2 зп. ф-лы, 3 ил. дочувствительный предусилитель (ЗЧП) 1, усилитель 2, аналого-цифровой преобразователь (АЦП) 3, первый 1регистр 4, первый сумматор 5, первый регистр 6 сдвига, быстрый фильтрующий усилитель (БФУ) 7, потенциометр 8, компаратор 9, блок 10 управления, второй регистр 11 сдвига, второй и третий сумматоры 12,13, второй регистр 14, блок 15 сопряжения, выходную нину 16.Выход ЗЧП 1 в усилителя 2 и я 2 соединен с в1610445 Составитель М. ДаниловТехред Л.Сердюкова Корректор С. Шевкун Редактор И.Бандура Заказ 3737 Тираж 356 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно в издательск комбинат "Патент", г, Ужгород, ул. Гагарина, 101с первой группой входов первого сумматора 5, выходы которого соединены синФормационными входами первого регистра 6 сдвига, выходы которого сое 5динены с второй группой входов первого сумматора 5, с первой группой входов второго сумматора 12 и с информационными входами второго регистра 11сдвига, 1 ОВыход БФУ 7 соединен с первым входом компаратора 9, второй вход которого соединен с первым выводом потенциометра 8, второй и третий выводыкоторого соединены соответственно собщей шиной и источником питания. Выход компаратора 9 соединен с входомблока 10 управления, первый и второйвыходы которого соединены с тактовымивходами первого и второго регистров6,11 сдвига,Вход управления ЗЧП 1 соединен стретьим выходом блока 10 управления,четвертый и пятый выходы которого соединены соответственно с тактовыми вхо дами АЦП 3 и первого регистра 4.Младший разряд первой группы входов третьего сумматора 13 соединен систочником потенциала Лог. "1", остальные разряды соединены с общей ши 30ной, Выходы второго регистра 11 сдвига соединены с второй группой входовтретьего сумматора 13, выходы которого соединены с второй группой входоввторого сумматора 12, выходы которогосоединены с информационными входамивторого регистра 14, тактовый входкоторого соединен с тактовым входомблока 15 сопряжения, Первые входывыбора режима первого и второго регистров сдвига 6 и 11 соединены с источником потенциала лог. "1", Вхоцустановки первого регистра 6 сдвигасоединен с шестым выходом блока 10управления45 Вторые входы выбора режима первого и второго регистров 6,11 сдвига соединены с седьмым выходом блока 10 управления, входы инФормации при сдвиге данных влево первого и второго регистов 6 11 сдвига соединены с общей шиной. Выходы второго регистра 14 соединены с входами блока 15 сопряжения, выходы и входы управления которого соединены с соответствующими линиями55 выходной шины 16. Тактовый вход второго регистра 14 соединен с восьмым выходом блока 10 управления. Блок 10 управления (фиг, 2) содержит генератор 17, первый счетчик 18, однонибратор 19, дешифратор 20, первый, второй, третий и четвертый триггеры 21 - 24, первый - седьмой элементы ИЛИ 25-31, первый - шестой элементы И 32 - 37, второй и третий счетчики 38, 39, первый, второй, третий и четвертый элементы 40 - 43 задержкиВыход генератора 17 соединен с тактовым входом первого счетчика 18 и первым входом первого элемента И 32, выход которого соединен с тактовым входом второго счетчика 38 и первыми входами первого и второго элементов ИЛИ 25, 26. Выходы первого счетчика 18 соединены с соответствующими входами дешифратора 20, первый выход которого соединен с первым входом второ-. го элемента И 33 и является четвертым выходом блока 10 управления, Второй выход денифратора 20, соединен с первым входом третьего элемента И 34 и является пятым выходом блока .10 управления. Третий выход дешифратора 20 соединен с тактовым входом третьего счетчика 39, вторым входом первого элемента ИЛИ 25, выход которого является первым выходом блока 10 управления. Вход предустановки первого триггера 21 соединен с тактовым входом второго триггера 22 и является входом блока 10 управления, Прямой выход первого триггера 21 соединен с входом второго триггера 22, с входом одновибратора 19 и первыми входами четвертого и пятого элементов И 35, 36, Инверсный выход первого триггера 21 соединен с вторыми входами второго и третьего элементов И 33, 34, Входы установки первого и второго триггеров 21, 22 соединены с первым входом третьего элемента ИЛИ 27 и с выходом четвертого элемента ИЛИ 28. Выход одновибратора 19 соединен с первым входом пятого элемента ИЛИ 29, с входом установки третьего счетчика 39 и вторым входом третьего элемента ИЛИ 27. Прямой выход второго триггера 22 соединен с первыми входами шестого элемента ИЛИ 30, шестого элемента И 37. Выход шестого элемента ИЛИ 30 соединен с вторым входом пятого элемента ИЛИ 29 и является третьим выходом блока 10 управленияВыход пятого элемента ИЛИ 29 соединен с входом уста,новки первого счетчика 18. Второй вход шестого элемента ИЛИ 30 соеди 1610445йен с прямым выходом третьего триггера 23, инверсный выход которого соединен с вторым входом шестого элемента И 37, выход которого через первый элемент 40 задержки соединен с первым входом четвертого элемента ИЛИ 28. Выход переполнения третьего счетчика 39 соединен с входом предустановки с четвертого триггера 24 и вторым входом пятого элемента И 36, выход которого соединен с входом предустановки третьего триггера 23. Третий вход второго элемента И 33 соединен с третьим входом третьего элемента И 34, с вторым входом четвертого элемента И 35 и прямым выходом четвертого триггера 24, инверсный выход которого соединен с входом установки второго счетчика 38. Выход пе реполнения второго счетчика 38 соединен с первым входом седьмого элемента ИЛИ 31 и через второй элемент 41 задержки с входом четвертого элемента 43 задержки и является восьмым выхо дом блока 10 управления. Выход четвертого элемента 43 задержки соединен с вторым входом четвертого элемента ИЛИ 28 и с входом установки третьего триггера 23, Выход третьего элемента И 34 соединен с третьим входом третьего элемента ИЛИ 27, выход которого соединен с входом третьего элемента 42 задержки и является шестым выходом блока 10 управления, Выход третьего элемента 42 задержки соединен с вторым входом седьмого элемента ИЛИ 31, выход которого соединен с входом установки четвертого триггера 24, Выход с второго элемента И 33 соединен с 4 О вторым входом второго элемента ИЛИ 26, выход которого является вторым выходом блока 10 управления, Выход четвертого элемента И 35 соединен с вторым ВхОдом перВого элемента И 32 и яВля ется седьмым выходом блока 10 управления.Злак 15 сопряжения (фиг, 3) содержит блок элементов И 44 триггер 45, дешифратор 46 функций, дешифратор 47 адреса, первый, второй и третий элементы И 48, 49, 50, первый, второй и третий .элементы НЕ 51,52,53.Первые входы блока элементов И 44 являются информационными входами блока 15 сопряжения. Вторые входы блока элементов И 44 соединены с выходом первого элемента И 48, первый вход которого через третий элемент НЕ 53 соединен с соответствующей линиеиуправляющей шины блока 15 сопряжения.Вход предустановки триггера 45 является входом управления блока 15 сопряжения. Вход установки триггера 45 соеинен с выходом второго элемента И 49,первый вход. которого соединен с вторым входом первого элемента И 48 и свыходом третьего элемента И 50, первыйвход которого соединен с выходом дешифратора 46 функции, первый и второйвходы которого являются соответствующими линиями управляющей шины блока15 сопряжения, кроме того, второйвход дешифратора, 46 функции черезпервый элемент НЕ 51 соединен с вторыми входами второго и третьего элементов И 49, 50. Третий вход третьего элемента И 50 соединен с выходомдешифратора 47 адреса, входы которогоявляются соответствующими линиями управляющей шины блока 15 сопряжены,Третий вход второго элемента И 49 через второй элемент НЕ 52 соединен ссоответствующей линией управляющейшины блока 15 сопряжения, Инверсныйвыход триггера 45 соединен с соответствующей линией управляющей шины блока 15 сопряжения,Принцип работы цифрового процессора спектрометрических импульсов заключается в следующем. Обработка спектрометрического импульса для получениядостоверной информации о энергии зарегистрированной частицы заключаетсяв минимизации шумов, восстановлениибазовой линии и режекции (исключении)наложенных импульсов, Импульс с выхода ЗЧП 1 имеет прямоугольную форму,так как интегрирующий конденсатор вЗЧП 1 разряжается по окончании обработки импульса в цифровом процессоре,поэтому оптимальной процедурой фильтрации в данном случае будет накопление отсчетов, Известно, что для получения отношения сигнал/шум, достигаемого в оптимальном фильтре с однократным дифференцированием и интегрированием, необходимо накопить около четырех отсчетов сигнала, Учитывая корреляционные связи между отсчетаминеобходимо увеличить число отсчетовдо восьми.Восстановление постоянной составляющей заключается в вычитании из накопленных отсчетов сигнала значениябазовой линии, измеренной в моментприхода сигнала, Необходимость постб 1610445янного слежения за положением базовой линии заключается в том, что наряду с исследуемыми частицами детектор, а следовательно, ЗЧП 1 регистрируют фоновые частицы, энергии которыхлежат ниже порога регистрации. Такиечастицы будут образовывать некоторыйзаряд э полупроводниковом детекторе,который интегрируется ЗЧП 1 и преобразуется в постоянное напряжение, Таккак число и время регистрации частиц,полупроводниковым детектором носятслучайный характер, то это приведетк постоянному изменению положениябазовой линии, т,е, к ее флуктуации.Режекция наложенных импульсов осуществляется путем исключения из рассмотрения импульсов, интервал времени между которыми меньше определенной 20длительности,Таким образом, цифровой процессорработает в двух режимах,Если компаратор 9 не зарегистрировал сигнал, то осуществляется слежение за базовой линией, Первый сумматор 5 и первый регистр 6 сдвига образуют накапливающий сумматор, в котором суммируются восемь отсчетов базовой линии. Затем происходит запись 30полученного результата во втором регистр 11 сдвиГа и сброс первого регистра 6 сдвига, причем данный режимработы повторяется пока компаратор 9не зарегистрировал сигнал, После прихода сигнала АЦП 3 блокируется на время установления напряжения на входеАЦП 3, а затем происходит накоплениевосьми отсчетов сигнала, после чегоосуществляется разрядка интегрирующей 40емкости в ЗЧП 1 и блокировка АЦП 3.В это же время отсчет сигнала, хранящийся в первом регистре б сдвига, иотсчет базовой линии, хранящийся вовтором регистре 11 сдвига, усредняются 45и из отсчета сигнала вычитается отсчет базовой линии и полученный результат записывается во второй регистр14. Если во время накопления восьмиотсчетов компаратор 9 зарегистрируетвторой сигнал, то происходит сбросЗЧП 1, блокировка АЦП 3 и сброс первого регистра 6 сдвига, Во второй регистр 14 запись не производится,Цифровой процессор спектрометрических импульсов работает следующимобразом,После включения напряжения питаниявсе триггеры и второй и третий счетчики 38,39 в блоке 10 управления (фиг.2)устанавливаются в исходное состояние:на прямом выходе лог. "0", на инверсном выходе лог. "1", устанавливаетсяв ноль первый регистр 6 сдвига (цепиначальной установки на фиг, 1, 2 непоказаны). Последовательность импульсов с периодом Т 1 на выходе генератора17 преобразуется с помощью первогосчетчика 18 и дешифратора 20 в трипоследовательности импульсов, сдвинутых одна относительно другой навремя Т 1. Величина Т 1 не должна бытьменьше времени преобразования аналоговой входной величины в код в АЦП 3.Пока на выходе ЗЧП 1 не появится ступенчатый сигнал, т,е. пока детекторне зарегистрировал частицу, цифровойпроцессор осуществляет преобразованиебазовой линии в цифровой код, Импульсна первом выходе дешифратора 20 запускает преобразование в параллельномАЦП 3. По переднему фронту импульсана втором выходе дешифратора 20 происходит запись полученного в АЦП 3 впервый регистр 4, Первый сумматор 5осуществляет суммирование кодов, поступающих с выхода первого регистра 4и с выхода первого регистра 6 сдвига,Полученный результат передним фронтом импульса с третьего выхода дешифратора 20 (фиг. 2) записывается в первый регистр 6 сдвига, Этим же импульсом в третий счетчик 39 записываетсяединица, Таким образом, после суммирования восьмого отсчета на выходе переполнения третьего счетчика 39 появляется импульс, который перебрасывает четвертый триггер 24, Лог. "1" спрямого выхода четвертого триггера 24разрешает прохождение импульса с первого выхода дешифратора 20 через второй элемент И 33 и второй элементИЛИ 26, По переднему фронту этого импульса накопленная сумма из первогорегистра 6 сдвига переписывается вовторой регистр 11 сдвига. Одновременно начинается новый цикл измерениябазовой линии, Импульс с второго выхода дешифратора 20 проходит черезтретий элемент И 34 и третий элемент ИЛИ 27 и сбрасывает первый регистр 6 сдвига. Одновременно импульсс выхода третьего элемента ИЛИ 27,пройдя через третий элемент 42 задержки с временем задержки, равнымТ 1, и седьмой элемент ИЛИ 31, сбрасывает четвертый триггер 24, 1610445После того, как на выходе ЗЧП 1появляется сигнал, амплитуда которогопревышает порог, установленный с помощью потенциометра 8, срабатываеткомпаратор 9. БФУ 7 служит для формирования иэ ступенчатого напряженияна выходе ЗЧП 1 короткого импульса,Следовательно, на выходе компаратора9 также будет короткий импульс, который перебрасывает первый триггер 21(фиг. 2). Передним Фронтом импульсас прямого выхода первого триггера 21запускается одновибратор 19, импульсс выхода которого сбрасывает и блокирует по установочным входам первый итретий счетчики 18, 39 и первый регистр 6 сдвига. Длительность импульса одновибратора 19 выбирается равнойвремени установления амплитуды импуль-са на входе АЦП 3. После окончанияимпульса на выходе одновибратора 19первым появляется импульс на первомвыходе дешифратора 20, который запускает преобразование в А 11 П 3, Импульсом с второго выхода дешифратора 20полученный код переписывается в первый регистр 4 и складывается с нулевым кодом, хранящимся в первом регистре б сдвига, Полученная сумма передним Фронтом импульса с третьего выхода дешифратора 20 записывается впервый регистр 6 сдвига. Этим же импульсом содержание третьего счетчика39 увеличивается на единицу,После накопления восьми отсчетовсигнала на выходе переполнения третьего счетчика 39 появляется импульс,который взводит четвертый триггер24 и через пятый открытый элемент 40И 36 взводит третий триггер 23. Четвертый элемент И 35 определяет включение режима усреднения полученныхотсчетов базовой линии и сигнала, Усреднение осуществляется за счет сдвига на три разряда влево кодов, хранящихся в первом и втором регистрах6,11 сдвига (деление на восемь).Лог, "1" с выхода четвертого элемента И 35 переводит первый и второй ре Огистры 6,11 сдвига из режима приемапараллельного кода в режим сдвигаинформации влево, который осуществляется по переднему Фронту импульсовгенератора 17, прошедших через открытый первый элемент И 32 и первый ивторой элементы ИЛИ 25, 26 на тактовыевходы первого и второго регистров 6,11сдвига. В это время первый счетчик 18 заблокирован и сброшен ЗЧП 1 по установочному входу лог. "1" с прямоговыхода третьего триггера 23 через пятый и шестой элементы ЮШ 29, 30,поэтому на выходах дешифратора 20 импульсы не Формируются. После сдвигакодов в первом и втором регистрах6,11 сдвига на три разряда влево навыходе переполнения второго счетчика38 появляется импульс, который черезседьмой элемент ИЛИ 31 сбрасывает четвертый триггер 24 и поступает на входвторого элемента 41 задержки, длительность которой равна времени вычитаниякода во втором регистре 11 сдвига изкода в первом регистре 6 сдвига, Вычитание осуществляется следующим образом: обратный код из второго регистра 11 сдвига добавлением единицы кего младшему разряду с помощью третьего сумматора 13 преобразуется в дополнительный код, который затем складывается с прямым кодом из первого регистра 6 сдвига с помощью второго сумматора 12, на выходе которого получа-,ется разность между кодом в первом регистре 6 сдвига и кодом во втором регистре 11 сдвига, Этот код переднимФронтом импульса с выхода второго элемента 41 задержки записывается во вто-,рой регистр 14. Одновременно с этимимпульсом взводится триггер 45(Фиг. 3), который выставляет сигналзапроса 1,АМ на выходную шину 16 (магистраль САМАС),Считывание данных из второго регистра 14 осуществляется под управлением контроллера Крейта (не показан) с помощью стандартной командыСАМАС Р (2), По строб-импульсу 81,формируемому контроллером, через блокэлементов И 44 код из второго регистра 14 считывается на выходную шину16, По строб-импульсу 82 сбрасываетсятриггер 45 и сигнал запроса снимается.Импульс с выхода второго элемента41 задержки задерживается на времязаписи во второй регистр 14 четвертымэлементом 43 задержки, импульс с выхода которого, пройдя четвертый элемент ИЛИ 25, сбрасывает первый и третий триггеры 21, 23, и, пройдя на вы- .ход третьего элемента ИЛИ 27, сбрасывает первый регистр б сдвига, С установочного входа первого счетчика 18снимается блокировка, он начинаетпересчитывать импульсы генератора 17и на выходе дешифратора 20 появляют 1610445 2ся импульсы, которые запускают новый цикл обработки либо базовой линии, либо сигнала, в зависимости от состояния первого триггера 21.Если в процессе накопления восьми отсчетов сигнала детектор зарегистри - рует еще одну частицу, то на выходе компаратора 9 появится импульс, который перебросит второй триггер 22, так как на его входе установлена лог. "1", Импульс с прямого выхода второго триггера 22 через пятый и шестой элементы ИЛИ 29,30 сбрасывает и блокирует первый счетчик 18. Импульс 5 с выхода шестого элемента ИЛИ 30 разряжает интегрирующий конденсатор в ЗЧП 1. Одновременно импульс с прямого выхода второго триггера 22 проходит через открьггьгй шестой элемент И 37 и задерживается первым элементом 40 задержки на время переходных процессов в ЗЧП 1, С выхода первого элемента 40 задержки импульс через четвертый элемент ИЛИ 28 сбрасывает первый 25 и второй триггеры 21, 22, а через третий элемент ИЛИ 27 - первый регистр б сдвига. Таким образом устраняются искажения, обусловленные наложениями импульсов на входе АЦП 3. 30Предлагаемое устройство может быть реализовано следующим образом. ЗЧП 1 выполнено по схеме интегратора тока ключ может быть выполнен на полевом транзисторе КП 350. АЦП 3 является параллельным АЦП и может быть выполнено на К 1107 ПВ 2, Сумматоры 5,12,13 могут быть выполнены на К 555 ИИ 6, регистры 6,11 сдвига на К 555 ИР 11. Регистры 4,14 могут быть выполнены 40 на К 155 ТМ 8, компаратор выполнен на К 521 СА 4.Повышение быстродействия можно определить сравнив время, затрачиваемое на обработку одного сигнала в из вестном устройстве и в предлагаемом. В известном устройстве используются весовые коэффициенты 1,24,8. Умножение на весовой коэффициент осуществляется путем сдвига отсчета сигнала на соответствующее количество разрядов вправо, Если обрабатывается восемь отсчетов сигнала, то общее количество сдвигов вправо будет равно 12 и для этого потребуется 12 х 20 - 240 нс, суммирование и вычитание займет (8+1)к 24 = 216 нс, для усреднения полученного результата необходимо произвести четыре сцвига влево,на которые потребуется 420 = 80 нсСледовательно, для обработки сигналав известном устройстве потребуется240 + 216 + 80 = 536 нс.В предлагаемом устройстве осуществляется восемь раз суммирование иодин раз вычитание, что занимает(8+1) 20 = 216 нс, для усреднения необходим сдвиг на три разряда влево,т,е, Зх 20 = 60 нс, Общее время обработки равно 276 нс. Таким образомбыстродействие увеличивается в536/276 = 1,9 раза,Быстродействие также увеличиваетза счет разряда интегрирующего конденсатора в ЗЧП 1В известном устройстве сигналы на входе АЦП имеютдлинный спад, что приводит к смещениюбазовой линии из-за наложения сигналана сигнал . Так как АЦП имеет определенный диапазон амплитуды входных сигналов, то смещение базовой линии можетпривести к ограничению амплитуды входного сигнала, Максимальная амплитудавходного сигнала АЦП равна 5 В, постоянная времени спада сигнала равна приблизительно 50 мкс, Если считать, чтодопустимое смещение базовой линиисоставляет 1 В, тогда максимальноечисло импульсов, которое может обработать известное устройство, равно8000 имп/с. В предлагаемом устройствеимпульс на входе АЦП имеет прямоугольную форму и длительность около 2 мкс,следовательно, для такого же АЦП как визвестном устройстве максимальное число обрабатываемых импульсов будет равно 200000 имп/с, т.е. в 25 раз больше. Формула изобретения1, Цифровой процессор спектрометрических импульсов, содержащий последовательно соединенные зарядочувствительныи предусилитель, усилитель и аналого-цифровой преобразователь, выход зарядочувствительного предусилителя также соединен через быстрый фильтрующий усилитель с первым входом компаратора, второй вход которого соединен с первым выводом потенциометра, второй и третий выводы которого соединены соответственно с источником питания и общей шиной, блок управления, первый выход которого соединен с тактовым входом первого регистра .сдвига, выход которого соединен с первой группой входов первого сумматора и с информационными входамивторого регистра сдвига, тактовый вход которого соединен с вторым выходом блока управления, выход первого сумматора соединен с информационными входами первого регистра сдвига, о т л ич а ю щ и й с я тем, что, с целью повышения быстродействия за счет увеличения числа обрабатываемых импульсов в единицу времени при одновремен 10 ном увеличении точности получаемой информации, введены первый, второй регистры, второй, третий сумматоры, блок сопряжения, причем вход управления зарядочувствительного предусилителя соединен с третьим выходом блока управления, четвертый и пятый выходы которого соединены соответственно с тактовыми входами аналого-цифрового преобразователя и первого регистра, информационные входы которого соединены с выходами аналого-цифрового преобразователя, выходы первого регистра соединены с второй группой входов первого сумматора, выход компаратора соединен с входом блока управления, шестой выход которого соединен с входом установки первого регистра сдвига, первые и вторые входы выбора режима первого, второго регистров сдви- ЗО га соединены соответственно с источником потенциала и с седьмым выходом блока управления, выходы первого регистра сдвига соединены с первой группой входов второго сумматора,35 вторая группа входов которого соединена с выходами третьего сумматора, первая группа входов которого соединена с инверсными выходами второго регистра сдвигамладший разряд Вто 40 рой группы входов третьего сумматора соединен с источником потенциала, а остальные разряды соединены собщей шиной, выход второго сумматора соединен с информационными входами второго регистра, тактовый вход которого соединен с тактовым входом блока сопряжения и с восьмым выходом блока управления, выходы второго регистра соединены с информационными входами блока сопряжения.2. Процессор по п. 1, о т л и ч аю щ и й с я тем, что блок управления содержит генератор, первый, второй, третий счетчики, одковибратор, дешифратор, с первого по седьмой элементы ИЛИ, с первого по четвертый триггеры, с первого по шестой элементы И, с первого по четвертый элементы задержки,причем выход генератора соединен стактовым входом первого счетчика ипервым входом первого элемента И, выход которого соединен с тактовым входом второго счетчика ипервыми входамипервого, второго элементов ИЛИ, выходы первого счетчика соединены с соответствующими входами дешифратора,первый выход которого соединен с первым входом второго элемента И, второйвыход дешифратора соединен с первымвходом третьего элемента И,третий выход дешифратора соединен с тактовымвходом третьего счетчика и вторым входом первого элемента ИЛИ, вход предустановки первого триггера соединен стактовым входом второго триггера иявляется входом блока управления, прямой выход первого триггера соединен сР-входом второго триггера, с входомодновибратора и первыми входами четвертого и пятого элементов И, инверсный выход первого триггера соединенс вторыми входами второго и третьегоэлементов И, входы установки первогои второго триггеров соединены с первым входом третьего элемента ИЛИ и свыходом четвертого элемента ИЛИ, выход одновибратора соединен с первымвходом пятого элемента ИЛИ, с входомустановки третьего счетчика и вторым входом третьего элемента ИЛИ, прямой выход второго триггера соединенс первыми входами шестого элемента ИЛИи шестого элемента И, выход шестогоэлемента ИЛИ соединен с вторым входом пятого элемента ИЛИ,. выход пятого элемента ИЛИ соединен с входом установки первого счетчика, второй входшестого элемента ИЛИ соединен с прямым выходом третьего триггера, инверсный выход которого соединен с вторымвходом шестого элем"нта И, выход которого через первый элемент задержкисоединен с первым входом четвертогоэлемента ИЛИ, выход переполнения третьего счетчика соединен с входом предустановки четвертого триггера и вторым входом пятого элемента И, выходкоторого соединен с входом предустановки третьего триггера, третий входвторого элемента И соединен с третьим,входом третьего элемента И, с вторымвходом четвертого элемента И и прямымвыходом четвертого триггера, инверсный выход которого соединен с входомустановки второго счетчика, выход переполнения которого соединен с входомвгорого элемента задержки и первымвходом седьмого элемента ИЛИ, выходкоторого соединен с входом установкичетвертого триггера, выход третьегоэпемента И соединен с третьим входомтретьего элемента ИЛИ, выход которогочерез третий элемент задержки соединен с вторым входом седьмого элемент ИЛИ, выход второго элемента И сое Одинен с вторым входом второго элемента ИЛИ, выход второго. элемента задержки через четвертый элемент задержкисрединен с вторым входом четвертогоэлемента ИЛИ и входом установки третьего триггера, выход четвертого элемента И соединен с вторым входом первого элемента И, причем первым выходом блока управления является выходпервого элемента ИЛИ, вторым. - второ" щго элемента ИЛИ, третьим - шестогоэлемента ИЛИ, четвертым и пятым - первый и второй выходы дешифратора, шестым - выход третьего элемента ИЛИ,седьмым - четвертого элемента И, вось мым - выход второго элемента задержки,3, Процессор по п, 1,о тл ич ающ и й с я тем, что блок сопряжения со держит блок элементов И, триггер, дешифратор функций, дешифратор адреса,первый, второй, третий элементы И, первый, второй, третий элементы НЕ, причем первые входы блока элементов И являются информационными входами блокасопряжения, тактовый вход которогосоединен с входом предустановки триггера, вход установки которого соединен с выходом первого элемента И, первый вход которого соединен с первымвходом второго элемента И и выходомтретьего элемента И,первый вход которого соединен с выходом дешифратораФункций, первый вход которого черезпервый элемент НЕ соединен с вторымивходами второго и третьего элементов И,третийвход третьего элемента Исоединен с выходом дешифратора адреса, первый и второй входы дешифратора Функцийи вход дешийратора адреса являютсясоответствующими линиями управляющейшины блока сопряжения, третий входвторого элемента И и второй вход второго элемента И через соответствующиевторой и третий элементы НЕ соединеныс соответствующими линиями управляющей шины блока сопряжения.