Система для управления технологическими процессами

(19) В 198 151) 5 ИСАНИЕ ИЗОБРЕТЕНИ ТВУ 2УПРАВЛЕНИЯ ТЕХНО тр еш ЕРС 24 еция. сопрямационно .Л,Н.Пре кола,Ъф ГОСУДАРСТВЕННЫЙ КОМИТЕПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕ(71) Научно-исследовательский ценпо автоматизации исследований в области физико-химической биологии(54) СИСТЕМА ДЛЯ ЛОГИЧЕСКИМИ ПРОЦЕССАМИ(57) Изобретение относится к автоматике и вычислительной технике, предназначено для управления длительнымитехнологическими процессами с повышенными требованиями к надежности ибезопасности. Цель изобретения - повышение надежности. Система для управления технологическими процессами содержит первую 1, вторую 2 итретью 3 двунаправленные шины, 4 лок4"управления внешними устройствами, и блоков 5.1 -5.п ввода-вывода,блок 6 энергонезависимой памяти,блок 7 контроля, блок 8 компараторов, дисплей 9, блок 10 управления,блок 11 общей памяти, блок 1 2 клавиатуры, 1 з.п.ф-лы, 5 ил.,Редакторл арина, 10 оизводствен Заказ 2255ВНИИПИ Гос оставитель Е. ВолковТехред Л.Олийнык Корректор М.Шарош Тираж 672 Подписноевенного комитета по изобретениям и открытиям при ГКНТ ССС113035, Москва, Ж, Раушская наб., д, 4/5 издательский комбинат "Патент", г. Ужгород, 1583920Изобретение относится к автоматике и вычислительной технике и предназначено для управления ферментационными установками для культивирова 5 ния бактериальных культур с обеспе" чением заданных технологических параметров в лабораторных и промьппленных условиях., Целью изобретения является повы шение надежности системы управления.Иа фиг, 1 изображена функциональная схема системы для управления технологическими процессамина фиг.2- схема блока компараторов, на фиг.3 - 15 схема блока синхронизации; на фиг.4- .алгоритмы работы управляющей и конт-рольной микроЭВМ, на фиг. 5 - временные диаграммы формирования сигналов ВЕАЭУ 1., КЕАЭУ 2, 20Система для управления технологическими процессами содержит первую 1, вторую 2 и третью 3 двунаправленные шины, блок 4 управления внешними устройствами, п блоков (5.15.п) 25 ввода-вывода, блок 6 энергонезависимой памяти, блок 7 контроля, блок 8: компараторов, дисплей 9 блок 10 уп,равления, блок 11 общей памяти, блок 1 клавиатуры, Кроме того, на фиг.1 -3 3 йзображеиы шинные формирователи адреса 13, данных 1 4 и сигналов управления 15 компараторы 16 и 17, элемент.И-НЕ 18 и 19, блок 20 начальной установки, регистр 21 состояния, счетчик 22 ошибки блок 23 синхронизации,-элементы И-НЕ 24-30, элементы ИЛИ-НЕ 31, 32, элементы НЕ 33-35, триггеры 36-39, элементы И-НЕ 40 и 41, элементы И 42 и 43, элементы И-НЕ 40 44 и 45, регистр 46 задержки. На временной диаграмме изображены сигналы 47 и 48 тактовой частоты, сигнал 49 С 1. Сигнал 50 шинного формирователя 13 адреса, сигналы 51 и 52 адреса, 45 сигнал 54 СРА, выход 54 элемента И-НЕ 26, сигнал 55 на выходе элемента И 43, сигналы КЕА 071 56 и КЕА 072 57.Входящие в систему блоки управления внешними устройствами 4,контроля 7, и управления 10 могут быть реализованы на базе микроЭВМ, например одноплатных ЭВМ на элементах микропроцессорных серий.На плате размещены центральный процессорный элемент с вспомогательньии схемами, блоки памяти, параллельный и последовательный ввод"вывод, программируемый таймер, блок приоритетного прерывания, Блоки 4 и 7 реализованы на идентичных микроЭВМ, а блок 1 О управления отличается программным обеспечением, прошитым в его блоке постоянной памяти. За основу интерфейса системной магистрали микроЭВМ взят стандартный интерфейс Мц 1 йЬиз.Система работает следующим образом.Блок 20 начальной установки при включении питания вырабатывает сигналы КЕБ и 101 Т, которые устанавливают блок 4 управления внешними устройствами и блок 7 контроля, регистр 21 состояния, счетчик 22 ошибки, блок 23 синхронизации в исходное состояние. По окончании сигнала 101 Т включается сигнал Я 1 В на выходе элемента ИЛИ-НЕ 31, По фронту этого сигнала информация, отражающая состояние блока 8 компараторов, переписывается из регистра 21 состояния в блок 10 управления, в котором формируется сигнал запроса прерывания. Обмен информацией между блоком 1 О и блоком 4 реализован с использованием механизма сообщений, которые осуществляют синхронизацию задач и обмен данными между ЭВМ в операционной системе реального времени. Под задачей понимается независимо выполняемая программа на приписанной ей мик- роЭВМ. Общим ресурсом задач системы является блок 11 общей памяти. Для организации передач информации используется понятие место обмена - обменник. Задача посылает свое сообщение в обменник, а другая его забирает. Синхронизация задач устанавливается с помощью системы флажков. По завершении некоторой ступени выполнения задача выставляет определенный флажок, в то время как другая может оказаться приостановленной до появления этого флажка. Аппаратные прерывания трактуются системой как сообщения - прерывания, поступающие в специальные места обмена прерываний. Программа обработки прерывания блока 10 управления считает информацию, анализирует поступившее слово состояния, записывает в зону обменника блока 11 общей памяти начальный адрес программы блока 4, а затемвыставляет "флажок".Блок 4 управления внешними устройствами работает в соответствии5 15839 с алгоритмом, приведенным на фиг.4. После установки в исходное состояние о переходит в цикл ожидания флажка от блока 10 управления. Получив его, о производит считывание начальногореса и по нему переходит на выполнение соответствующей программы. В д ином случае это программа инициал зации системы, а затем выполнение т кущего управления процессом. Пое завершения текущего цикла управл ния процессом блок 4 записывает все и раметры процесса и программы (внутр нние регистры микропроцессора, порт в вывода-ввода, рабочие ячейки ОЗУ, н обходимые для продолжения програм 1) в зону записи блока 6 энергонез висимой памяти. Затем задача прио танавливается до получения преры в ния от системного таймера. Первое д йствие обработки прерывания - ус" л вная смена зоны записи и чтения б ока 6 энергонезависимой памяти. Н самом деле никакой замены зон не 25 п оисходит, а меняются только адреса э х эон в программе. Таким образом, б вшая зона чтения становится доступн й для записи, а параметры процесса вбывшей зоне записи становятся рабо ч ми. Наличие двух зон предусмотрен на случай сбоя во время переписи п раметров в блок 6 энергонезависим й памяти. В этом случае имеется в зможность повторить цикл управле 35 н я заново, так как текущие параметр ), хранящиеся в зоне чтения, остаютс неизменными. Обнаружение сбоев в системе управления обеспечивают бло-.ки контроля 7 и компараторов 8.Блок (микроЭВМ) 7 контроля повтор ет синхронно или с некоторой эадержк й выполнение каждого машинногокла (микроЭВМ) блока 4 управления в ешними устройствами. Блок 23 синониэации обеспечивает их согласов иную работу так, чтобы выполнялось в 1 еменное совпадение адресов и данных в течение каждого машинного цикла. . Сравнение адресов и данных происходит н компараторах 16 и 17. Если адреса и данные двух микроЭВМ сравнилисьФ тогда на выходе элемента И-НЕ 24 вырабатывается уровень "Лог. "0", а н 4 информационные входы счетчика 22 опибки поступает код О. Во время действия одного из управляющих сигналов, поступающих из двунаправленной шины 2, на выходе элемента И-НЕ 18 выраба" 20 6тывае 1 ся уровень "Лог,"1", а на выхо. - . де элемента НЕ 33 формируется обобщенный сигнал управления - С. Его истинное значение удерживает счетчик 22 ошибки в состоянии предварительной установки до тех пор, пока на его входе загрузки не появится уровень "лог. "1",С этого момента в счетчике 22 начинается накопление числа импульсов частоты СС 1.К 1 .(сигналы, относящиеся к шине 2, пронумерованы цифрой "2", сигналы шины 1 - цифрой "1 "). Если блок 4 управления внешними устройствами функционирует правильно, сигнал С 1 находится в состоянии "1" не более трех периодов частоты ССЬК 1. Соответственно, в счетчике 22 ошибки накапливается число не больше "3", а затем он приводится в состояние предварительной установки сигналом С 1. Следовательно, сигналы БТВ и 1 И 1 Т не вырабатываются и нормальная работа системы не нарушается. Если в блоке 4 в результате сбоя или неисправности, сигнал С 1 не включается в течение "8" периодов частоты ССЬК 1, тогда на выходе с весом "восемь" счетчика 22 ошибки появляется уровень "Лог. "1 ", а на выходах элементов ИЛИ-НЕ 31 и 32 вырабатываются сигналы ЯТВ и 1 И 1 Т соответственно. Если в результате неравенства адресов нли данных на выходе элемента И-НЕ 24 устанавливает" ся сигнал "1 ", то счетчик 22 ошибки приводится в состояние "7", и, следовательно, после включения сигнала С 1 по первому же импульсу ССЬК 1 появляются сигналы БТВ и 1 М 1 Т. Далее работа системы аналогична указанной.Блок 10 управления в ответ на сигналы ЯТВ выдает сигнал 1 ВР (входной буфер выполнен), Этим сигналом прекращается поступление частоты СС 1 К и счетчик 22 ошибки остается в неизменяющемся состоянии до тех пор,пока блок 10 управления не считаетинформацию из своего входного портаи не снимет сигнал 1 ВР. По считанному слову блок 10 определяет при-.чину прерывания задачи блока 4. Если это ошибка компарирования, тогдав зону обменника заносится начальныйадрес программы считывания текущихпараметров из зоны чтения и затем адрес программы повторения текущегоцикла. Если при повторении ошибкакомпарирования также повторилась,тогда вероятнее всего она обусловле 1583920на не действием помех, а неисправностью в системе управления, Задача блока 1 О в этом случае отключает блок 8 компараторов и проводит само 5 диагностику блока 4 управления внешними устройствами. Программно это реализуется занесением начального адреса программы самодиагностики в область обменника и маскированием 10 прерывания, соответствующего запросу по сигналу ЯТВ, Если текст самодиагностики блока 4 прошел успешно, тогда он посылает в обменник сообщение об этом и работа системы 15 продолжается по обычному алгоритму, за исключением того, что на экране дисплея 9 появляется сообщение о неисправности и не гарантируется защита системы от сбоев, Если же в 20 течение предварительно. заданного интервала задача блока 10 управления не получает сообщения об успешном выполнении теста самодиагностики блока 4, тогда она устанавливает раз Ряд Формирующий сигнал НОЫ 1, По этому сигналу блок 4 отключается от двунаправленной шины 1 и включаются шинные Формирователи адреса 13, данных 14 и сигналов управления 15 в 30 блоке 8 компараторов. Таким образом, блок 7 контроля заменяет блок 4 управления внешними устройствами.Затем процедура самодиагностики и работа системы повторяются с тем отличием, что при отказе блока 7 (микроЭВМ) контроля на экран дисплея выводится сообщениео полном отказе системы. Тесты самодиагностикимикроЭВМ включают обычные тесты располо женных на плате устройств и тест системной магистрали, Блок 11 общей йамяти, 1(трехпортовый) является прозрачным для обеих. микроЭВМ. Поэтому каждая микроЭВМ тестирует его как. обычный пред ставленный только в,.ее распоряжение блок оперативной памяти. Дисплей 9 забирает данные для индикации также из блока 11 общей памяти. Это позволяет выводить информацию на дисплей 50 непосредственно из блока 4 в случае отказа блока .10 При этом утрачивается возможность управления системой оператором, но несмотря на это техно. логический процесс может быть .доведен до конца и.в таком аварийном режиме.Согласованная работа микроЭВМ, блока 4 управления внешними устройствами и блока 7 контроля обеспечивается блоком 23 синхронизации. С помощью сигналов КЕАЭУ и КЕА 072 ок управляет временем выполнения машинного цикла соответствующей мнкроЭВМ. Алгоритм управления базируется на поддержании в заданных пределах задержки выполнения машинного цикла блока 7 относительно блока 4. Величина этой задержки должна быть положительной и должно обеспечиваться временное совпадение адресов и данных двух микроЭВМ. На временных диаграммах формирования сигналов КЕАЬУ 1, КЕАЭУ 2 (фиг.5) приняты следующие обозначения: 47-ССАЙ, 48-ССЬК 2. 49-С 1, 50-сигнал на выходе элемента И-НЕ 19, 51, - адреса блока 4, 52 - адрес блока 7, 53-СРА, 54- сигнал на выходе элемента И-НЕ 26., 55 - сигнал на выходе элемента И 43, 56 - КЕАРУ 1, 57 - ВЕЫУ 2.Сигнал КЕАЮУ 2 формируется с помощью триггера 39, сообщающего о готовности блока 7 контроля. Его синхровход соединен с выходом элемента И 43. Первый положительный переход на этот синхровход поступает в текущем машинном цикле во время действия отрицательного перехода одного из управляющих сигналов 1 МТА 2 НЬЭА 2 на входах элементов И-НЕ 19 . Если в этот момент сигнал С 1 имеет истинное значение (это значит, что машинный цикл МикроЭВМ начался) и на линии СРА, поступающей с компаратора 16, установлен уровень "Лог."1 " (это означает, что адреса сравнились и принадлежат одному и тому же машинному циклу), тогда машинный цикл блока 4 управле" ния внешними устройствами опережает машинный цикл блока 7 контроля, Сигнал С 1 соединен с входом установки в "1" триггера 37, а на его вход сброса подключен сигнал с выхода элемента И-НЕ 28. Состояние "О" на линии С устанавливает триггер 37 в состояние "1", поэтому на 0-вход триггера 39 подается нулевой сигнал с выхода элемента И-НЕ 27. Следовательно, он находится в состоянии "0", а линия КЕАПУ 2 - в состоянии "1" по крайней мере до следующего фронта частоты СС 1.К 1. В блоке 7 сигнал КЕА 072 записывается во внутренний триггер по первому после качала машинного цикла отрицательному перепаду частоты ССЖ 2. Если в этот момент583920 на линии КЕАВУ 2 - "Лог."1", тогдапроисходит нормальное выполнениемашинного цикла, В противном случаевводится дополнительный такт и посйедующему за ним отрицательному перепаду частоты ССЬК 2 снова анализируется линия КЕА 072,Состояние "О" (сигнал КЕАВУ 2) соответствует состоянию "1 " триггера 39,сигнал с выхода которого управляетпоступлением частоты ССЬХ 2 на егосинхровход. Это необходимо для синхронизации включения сигнала КЕАВУ 2фронтом импульса ССЖ 2, что гарантирует надежное выполнение временныхтребований, предъявляемых к нему состороны блока 7 контроля. Отрицательная задержка машинного цикла блока7 по отношению к блоку 4 отражаетсяуровнем "Лог"1 " на линии СРА либонулевым состоянием триггера 37. Последнее условие имеет место при опережении сигналом управления блока 7,соответствующего сигнала блока 4 в 25пределах величины предустановки адреса блока 4 по отношению к его сигналу управления. В этом случае сигнал СРА в момент включения сигналауправления блока 7 показывает совпадение адресдв и блок 23 синхрониза ции вырабатывает уровень "лог."1" налинии КЕА 072 несмотря на невыполне"ние первого условия алгоритма управления. Для предотвращения этого сиг"нал СРА с помощью триггера 37 задер"живается до момента включения сигнала С 1. Если сигнал управления блока 7включается раньше этого момента, тогда на линии КЕАРУ 2 вырабатывается уро вень "Лог."О" и машинный цикл блока7 удлиняетсяДля того, чтобы выполнилось второе условие, алгоритма управлениясовпадение адресов и данных, необходимо включение сигнала управленияблока 7 контроля, поступающего с элемента И-НЕ 19, до положительного перепада на, входе синхронизации триггера 38 - готовности блока 10 управле 50ния. Синхроимпульс триггера 38 формируется с помощью элемента И-НЕ 26и триггера 36. Он вырабатывается вовремя действия на линии, подключенной к входу "Сброс" и П"входу тригге 55ра 36, уровня "Лог."1", Триггер 36устанавливается по первому относитель.но начала сигнала С 1 положительномуперепаду частоты ССЬК 1. Начиная с этого момента и до окончания сигнала С 1, на синхровход триггера 38поступает инвертированная на элементе И-НЕ 26 частота ССЖ 1. В это время состояние триггера 38 не влияет насигнал КЕАПУ 1, поскольку на втором входе элемента И-НЕ 44 с открытым коллекторным выходом установлен уровень"Лог."О". Нри включении сигнала С 1триггер 36 сбрасывается, поступлениесинхроимпульсов на триггер 38 прекра-.щается, а на втором входе элементаИ-НЕ 44 появляется разрешающий сигнал. Триггер 38 запоминает состояниеуправляющих сигналов блока 7 на момент окончания машинного цикла блока4. Вначале следующего машинного цикла(при следующем включении сигнала С 1)по первому отрицательному перепадучастоты ССЬК 1 сигнал КЕАВУ 1 записывается во внутренний триггер блока 4.Уровень "Лог, "1." на нем соответствует нормальной задержке машинного цикла блока 7, уровень "Лог."О" - превышающей норму. В последнем случае блок4 вводит дополнительный тактовый период в машинный цикл и тем самым уменьшает величину задержки на его длительность. Максимальная длительность сигналов управления составляет полторапериода тактовой частоты, Обе микроЭВМ работают на близких частотах, поэтому длительность их тактовых периодов примерно одинакова. Следователь"но, указанное уменьшение задержки неделает ее отрицательной и управление,является устойчивым. Согласованная работа двух микро- ЭВМ предполагает считывание одной и той же информации каждой микроЭВМ при обращении как к их внутренним, так и внешним устройствам. Идентичность чтения из внутренних устройств обеспечивается идентичностью самих микроЭВМ. Внешние устройства обеих микроЭВМ подключены к двунаправленной шине 1. Сигналы управления этой шины формируются блоком 4 управления внешними устройствами. Блок 7 контроля не имеет непосредственного доступа к двунаправленной шине 1, а его сигналы управления запаздывают относительно сигналов управления блока 4. Задержка данных, поступающих с двунаправленной шины 1 на шину 2, связывающей блок 8 компараторов и блок 7 контроля обеспечивается ре 11 158 гистром 46 задержки. На информацион-ные входы регистра 46 задержки подключена шина данных интерфейсной шины 1, к его информационным выходам - шина данных интерфейсной шины 2,.Информация записывается в регистр 46 задержки во время действия на его стробирующем входе уровня "Лог.".1". Этот сигнал вырабатывается элементом . И-.НЕ 41 во время действия на его входах одного из сигналов чтения шины 1 1 НТА 1 МЮС 1,Информация выдается во время действия одного из сигналов чтения интерфейсной шины 2 на входах элемента И-НЕ 40. Сигнал 1 БН 2 с помощью элемента И-НЕ 30 запрещает выдачу информации иэ регистра 46 задержки. при обращении.к устройствам, размещенным в блоке 7 контроля. Каждая из входящих в состав системы управления двунаправленных шин -3 подключена к своему собственному источнику питания.Формула изобретения1. Система для управления .технологическими процессами, содержащая блок контроля, блок управления, информационные, управляющие и адресные входы-выходы которого через первую двунаправленную шину подключены к первой группе входов-выходов блока общей памяти, вторая группа входов- выходов, через вторую двунаправленную шину выходов которого .соединена с информационными, управляющими и адресными входами-выходами блока управ" .ления внешними устройствами и соот" ветствующими входами-выходами блоков ввода-вывода, о т л и ч а ю щ а я с я тем, что,:с целью повьппения надежности, система содержит блок энергонезависимой памяти и блок компараторов, причем первая группа информационных, адресных и управляющих входов-выходов блока компараторов через вторую двунаправленную шину подключена к соответствующим входам-выходам блока энергонезависимой памяти и блока управления внешними устройствами, вторая группа информационных, адресных и управляющих входов-выходов блока компараторов через третью двунаправленную шину подключена к соответствующим входам" выходам блока контроля, первый и второй выходы го 3920товности и начальной установки блокакомпараторов подключены соответственно к входу готовности и начальнойустановки блока управления внешнимиустройствами и к входу готовности блокаконтроля и начальной установки, синхронизирующие входы и выходы, а такжевыходы слова состояния блока компараторов соединены с соответствующимивходами и выходами блока управления,выход останова которого подключен ксоответствующим входам останова блока компараторов и блока управлениявнешними устройствами.2. Система по п. 1, о т л и ч а ющ а я с я тем, что блок компараторов содержит регистр состояния, шинные формирователи адреса, данных и сигналов управления,.блок синхронизации, два компаратора, три элементаИ-НЕ, блок начальной установки, эле-мент НЕ, два элемента ИЛИ-НЕ, счетчики. ошибки, причем первьче группы вхо.25 дов-выходов шинных формирователейданных, адреса и.сигналов управлениясоединены соответственно с первойгруппой информационных, адресных иуправляющих входов-выходов йлока ком параторов и с первой группой соответствующих входов блока синхронизации,вторые группы входов-выходов шинныхформирователей данных, адреса и сигналов управления соединены соответственно с второй группой информационных адресных и управляющих входоввыходов блока компараторов и с второйгруппой соответстствуюших выходов блока синхронизации, входы управления 0 шинных формирователей данных, адресов и сигналов управления подключены квходу останова блока компараторов,первая и вторая группы информационныхвходов первого компаратора соединенысоответственно с первой и второй группами входов-выходов шинного формирователя данных, первая и вторая груп-,па иноформационных входов второгоФкомпаратора соединены соответственнос первой и второй. группами входов-выходов шинного формирователя адреса,информационные входы регистра состояния подключены соответственно к выходам первого и второго компараторов ик прямому выходу блока начальной усФтановки, первый вход первого элемента И-НЕ соединен с прямым выходомблока начальной установки и с входомсброса блока синхронизации, группа14 83920 Ь 72 йо 2 Ф 71 ЗЭО 1 ТИТА 1 то ас Хо с 1гМФМ 1 1 дс 1 НОР 41 СЕ 1.К 1 ,е 473 ао 1 х фт 42 МОРА Й ХВИДТ 1 ТА 1 ;О КС 1 ЭМЭС 3 ссьК 2 13 15 входов первого элемента И-НЕ соединена с второй группой входов-выходов шинного Формирователя сигналов управления, первый и второй входы второго элемента И-НЕ соединены соответственно с выходами первого и второго компараторов, а выход подключен к инФормационным входам счетчика ошибки, вход предварительной установки которого соединен с выходом элемента НЕ, входом. синхронизации регистра состояния и первым управляющим входом бло" ка синхронизации, вход сброса счетчика ошибки подключен к второму вьпсоду блока начальной установки и к первым входам элементов ИЛИ-НЕ, вторые входы которых подключены к выходу счетчика ошибки, выходы первого и второго элементов ИЛИ-НЕ соединены с соответстН 01.Э 1 АР 2 АО 2 АР 1 Ао 1 вующими синхрониэирующими выходами иначальной установки блока компараторов, счетный вход счетчика ошибки подключен к выходу третьего элементаИ-НЕ, первый и второй входы. которогосоединены с соответствующими синхрониэирующими входами блока компараторов, вход элемента НЕ подключен к 10выходу первого элемента И-НЕ и второму управляющему входу блока синхронизации, третий управляющий входкоторого соединен с вьпсодом первогокомпаратора, первый и второй выходыготовности блока синхронизации являются соответственно первым и вторым выходами готовности блока компараторов, выходы регистра состоянияявляются выходами слова состояния 20 блока компараторов.15 ЗЗ 9 го бкл сепщ юл Юисепв инцццоццясистемы Ошцйа компороро 5 аййю Чстонойа 5 цс,адиае соспюянцеЮыспабюаюгакгАо Вцппыбоице адреса Аааа6 программу о 5 рабопнцоацокц цшцйакампарцрабаиия СалиМонце лексопорамепро 6 из хиы сМнергониа 5 псима Выполнение ткущецикла упрабленця Запись тягущи драмепрМ б фануз ОЛ зиергонезобисичога Врюявеиущего цикла цслвМо 7 Перехад к слеоуащРи 9циклу, смена зоиСцЛ Пойпорная сшцЬа кампорира анця дыквюценце кампарцхЯ6 нпючнце самадцагмсщцкц, сасбщенцеонецси абйосп 7 ц