Контроллер измерительного преобразователя

(51)5 С 06 Р 15/353 ИСАНИЕ ИЗОБРЕТЕН Н ДВТ кий 1984,ССР1986 РЕ к автомалительнойвить преоб- сигналов грешностеи.На фиг. 1роллера измер ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР МУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССУ 1241219, кл, Г 06 Р 1/02,Авторское свидетельство СУ 1462357, кл, Г 06 Е 15/353(57) Изобретение относитсятике, измерительной и вычистехнике и позволяет осущестразоваиие и восстановление Изобретение относится к автоматике и измерительной технике и можетбыть использовано в качестве корректирующего звена импульсных и цифровых нелинейных систем управления,а также в составе цифровых измерительных средств для восстановлениясигналов частотно-импульсных датчи-ков при выполнении динамических измерений,Цель изобретения - упрощение устройства и повышение точности восстановления сигналов с измерительногопреобразователя за счет компенсацииего статических и динамических поредставлена схема конттельного преобразова 801541632 частотных датчиков в динамическомрежиме. Цель изобретения - упрощен 1устройства и повышение точности восстановления сигналов с иэмерительно го преобразователя за счет компенсации его статических и динамическихпогрешностей, Упрощение достигаетсягенерированием двух функций в процессе преобразования, что позволяет исключить из состава устройства матричный умножитель и регистры. Расширение функциональных возможностей обеспечивается за счет введения второгочисло-импульсного умножителя и связиего выхода с информационным входомвыходом блока управления и фильтрации, что дает возможность реализоватьрекурсивную составляющую в выражениидля цифрового фильтра, 10 ил. теля; на фиг, 2 и 3 - алгоритм работы контроллера и Формат коэффициентов А, и В, на фиг, 4 - вариант построения Формирования число-импульсного кода; на фиг. 5 и 6 - временные диаграммы Формирования число- импульсного кода И; на фиг, 7 график, поясняющий принцип Формиро,вания переменных у и Ц; на фиг.8 и 9 - варианты реализации первого и второго число-импульсных умножителей; на фиг, 10 - вариант построения блока управления и фильтрации,Контроллер измерительного преобра зователя содержит формирователь 1 число-импульсного кода, первый число импульсный умножитель 2, первый блок 3 памяти, счетчик 4, блок 5 управлеираж 565комитета по изоб Москва, Ж, Ра Подписноеениям и открытиям при ГКНТ СССРкая наб., д, 4/5- 111= й (х ) = 8 Е (х ) (3) Дискретное значение х аргумента 50 функции Формируется в и-ные моменты времени в виде число-импульсного кода формирователем 1 число- импульсного кода по соотношению л х = Р с. (при изменении входного сигнала какчастоты) или ния и фильтрации (микропроцессор),первый коммутатор 6, второй числоимпульсный умножитель 7, второй коммутатор 8 и второй блок памяти 9.Формирователь 1 число-импульсногокода содержит (Фиг. 4) элемент ИЛИ 1 О,генератор 11 импульсов, триггер 12,элементы И 13-15, триггер 16, счет"чик 17, схему 18 сравнения, регистр19, счетчик 20, схему 21 сравнения,регистр 22, элемент И 23, элемент2 И-ИЛИ 24, элемент 25 и 26 задержкии элемент ИЛИ 27.,Первый число-импульсный умножитель 152 содержит (фиг. 8) накапливающийсумматор на регистре 28 и комбинационном сумматоре 29. Второй числожпульсный умножитель 7 содержит(фиг. 9) элемент ИЛИ 30, накапливающий сумматор на регистре 31 и комбинационном сумматоре 32, а также группу элементов И 33Блок 5 (фиг. 10) выполнен на элементе И 34, операционном блоке 35, 25формирователе 36 вектора прерывания,вспомогательном регистре 37 и элементах И 38-40,Предлагаемый контроллер измерительного преобразователя (ИП) нри обработ ке входного сигнала, представленноголв виде частоты Р или периоде сследования импульсов реализует гоотношение рля цифрового ФильтраМвв =с.К Уь- +2 Ьв(1) 35) = =140где 8 О8ЬЬ , Ьи - коэффициенты нерекурсивной и рекурсивной частей фильтра;у=Г 1(х) в дискретн функция,обратная статической нелинейности ИП,Произведение шоу также представлено функциональной зависимостью вида(при изменении входного сигнала как периода) путем подсчета количества импульсов частотыза образцовый интервал времени Т = о в первом случае или количества импульсов образл цовой частоты Г в периоде Т =во втором,Число-импульсный код х, поступая на число-импульсные операционные блоки 2, 4 и 7, преобразуется в двоичные коды уп и Уп по соотношениям кусочно-линейной аппроксимации функций й (х,) и Г(х,): х- х;,иП21(8)у и ц, - приращения между узловыми ординатамифункций Й (х ) и1 О (х ) (Фиг. 7), которые хранятся во втором блоке памятии2 - шаг равномерной кусочно-линейной аппроксимации функции(х) и й (х)(фиг. 7),Одновременно с функциональнымпреобразованием (6) и (7) в течениеинтервала времени Т осуществляетсявычисление суммыК мГ 8 у+Ь,я,с помощью микропроцессора 5. Для еевычисления используются значенияуи г , сформированные на ре-дыдущих шагах (и-) (п), и коэффициенты 8, ) = 1,1; Ь= 1,М, хранящиеся. в первом блоке 3 памяти.В результате к моменту окончания периода Т Формируются значения У уи Б. Значение 8, через коммутаор6 передается из микропроцессора 5в число-импульсный умножитель 7, гдеприбавляется к его содержимому, т,е,2 = П + Я, (9)Значение у с выхода число-импульсного умножителя 2 через коммутатор 6 переписывается во второй блок 9 па51 5мяти, куда через коммутатор 8 записы-вается также код г,Таким образом, в контроллере засчет,распараллеливания вычисленийсовмещены операции функциональногопреобразования частоты Р в коды у= Г (хп) и Бп = Г(х) и вычисленияй Мсуммыу,д+Ь 2у что пос(зволяет сохранить быстродействие. Использование блока 3 памяти для хранения ограниченного числа коэффициен-.тов функции Гс(хп) дает возможностьизбежать операции умножения многоразрядных значений я и Г (х) и темсамым исключить из состава устройствасложный по аппаратуриым затратам матричный умножитель и дополнительныерегистры,В исходном состоянии контроллерав первый блок 3 памяти по адресамшины А, фиксируемым в счетчике 4,занесены с шины данных Р через канальный приемопередатчик коды А1)А с иВВ . В 16-разрядной сетке коэффициентов А; и В, располагаются по два8-разрядных коэффициента Ку;, ХБ,и Д у Д П соответственно (фиг. 3) .Это обеспечивает выбор коэффициентовпо одинаковым адресам и одновременное воспроизведение двух функцийГ (х ) и. Г (х,). Паличие двух типово о и+ +коэффициентов Д у, ДП и Д у, Д Огобусловлено различием кривых Г (хп)и 1 (х ) цри описании статическойс внелинейной характеристики ИП при периодной и частотной обработке Р.Поэтому принято в режиме частотной,обработки (4) использовать коэффициенты Ау и Д 11;, а при периодной об 14 т %рабо гке (5) - Д у; и Д Б, . Адресноеполе выбора Д у, Д П, или Д у., ДПопределяется состоянием старшего разряда счетчика 4 (например 0 - А,1 - ф.В). Во второй блок 9 памяти занесены через шину данных П по адресамшины А значения коэффициентовния кодов образцового интервала Иинтервала дискретизации И и программа работы микропроцессора 5. Ячейки области памяти, выделенные дляхранения кодов у, у, Уь-Ми гм г, , г м, установленыПеред началом работы контроллерасчетчик 4 и число-импульсные умножи 416326тели 2 и 7 обнулены, коммутаторы би 8 имеют высокоимпедансное состояние, В формирователе 1 число-импульсного кода установлены в "0" триггеры12 и 16, счетчики 17 и 20 и регистры19 и 22.По внешнему сигналу К осуществляется запуск микропроцесаора 5, кото рый управляет работой всего устройства и вычисляет значение Я. В соответствии с алгоритмом его работы врегистры 19 и 22 заносятся коды Ии Б сигналами , и ( сбответствен"н15 оПо сигналу Я через элемент ИЛИ10 триггер 12 устанавливается в "1",т,е, С = 1. С этого момента времени 20 при состоянии разряда Ао = 0 регистра 19 начинает формироваться интервал времени с. схемой, состоящей изрегистра 19, схемы 18 сравнения, элемента 25 задержки и счетчика 17, на 25 вход которого поступает огерная частота Р через элемент И 14, Потенциоалы С = 1 и Ас = 0 позволяют импульсам входной частоты Р проходитьчерез элемент 2 И-ИЛИ 24 на его выходи далее на число-импульсные умножители 2 и 7 и счетчик 4. В момент времени, когда код в счетчике 17 достигнет значения, кода в регистре 19, навыходе схемы 18 сравнения формируется импульс Р, (фиг. 5), который через элемент 25 задержки сбрасываетв "0" счетчик 17 и триггер 12, прекращая формирование импульсов на выходе элемента 2 И-ИЛИ 24 и запирая 40вход опорной частоты Р элементаИ 14Таким образом осуществляотпреобразование частоты Р за интерлвал с .Аналогично схемой, состоящей из 45регистра 22, схемы 21 сравнения,элемента 26 задержки, счетчйка 20и элемента И 15, открытого потенциалом Вс = 1, формируется интервалльс, По окончании интервала с 50 импульс Р снова устанавливает триггер 12 в "1" через элемент ИЛИ 10и определяет начало очередного интервала дискретизации.При периодном измерении частоты 55 в каждом интервале дискретизации,режим по выражению (4), элемент И 14заперт потенциалом А = 1, элементИ 13 открывается для сигнала Р потенциалами С, и А.;Первый же импульс50 55 частоты Р проходит на счетный вход триггера 16 и по заднему фронту устанавливает его потенциал С в "1", который позволяет импульсам опорной частоты Р 0 проходить через элемент2 И-ИЛИ 24 на его выход. Следующий импульс частоты Р проходит через элементы И 23 и ИЛИ 27 в качестве управляющего сигнала Р и по заднему фронту устанавливает в "0" триггера 16, запрещая прохождение опорной частоты Р на выход элемента 2 И-ИЛИ 24. Триггер 16 через элемент ИЛИ 10 сбрасывает триггер 12, Описанные процессы получения число-импульсного кода х поясняются временными диаграммами (фиг, 5 и 6).В процессе формирования числоЬмпульсный код х поступает с выхода формирователя 1 число-импульсного кода на число-импульсные умножители 2 и 7 и счетчик 4. В число-импульсном умножителе 2, построенном на основе накапливающего сумматора (регистр 28, комбинационный сумматор 29 фиг. 8), и в число-имнульсном умно- жителе 7 (регистр 31 и комбинационный сумматор 32, дополнительные элементом ИПИ 30 и группой элементов И 33 фиг, 9) каждым импульсом кода хприбавляются к предыдущему значению регистров 28 и 31 величины Ьу; /2и 6 11,/2 соответственно (делениейна 2 осуществлено путем подачи Ь у; и 6 0; на сумматоры 29 и 32 со сдвигом на ш разрядов вправо). Величины у, /2 и Ео;/2 определяют единичные приращения Функций К (х) и Г (х) на каждом -м участке аппроксимации. Значение у; путем подключения снимается со старших 8-15, а 6 11 (за счет того, что О, -- О) с младших 0-7разрядов выхода блока 3 памяти. Переход от участка к участку и адресация значений у; и б 11 которые выбираются из первого блока 3 памяти, осуществляются с помощью счетчика 4. Первые его щмладших разрядов определяют длину участка аппроксимации и используются как делитель частоты на 2 , реалнзуПч ющий соотношение (8), а следующие разряды являются адресоми подаются на адресный вход первого блока 3 памяти.Таким образом, в регистрах 28 и 31 происходит развертывание Функций К (х) и Г 0(х) при изменении аргу 5 О 15 20 25 30 35 40 мента от 0 до х(фиг, 7) за интервал времени с , Одновременно в томже интервале времени ь (иосле установки кодов Н и И в регистры 19и 22) микропроцессором 5 выполняютсяарифметические операции для вычисления суммы Б и перемещение в массиве у(1) кодов у.,у.ун-иэхранящихся в блоке 9 памяти, в соответствии с алгоритмом (Фиг, 2). Перемещение массива У(1) необходимо дляподготовки к расчету Бв следующем (и+1)-м такте. Далее микропроцессор 5 переходит в режим ожиданиясигнала Р, . По окончании с микропроцессор 5 иродотскает свою работуи Формирует сигналы 0и О, открывающие коммутатор 6 и группу элементов И 33 второго числа-имиульскогоумножителя 7 для подачи на накапливающий сумматор иолкого 16-разрядно го кода Б, который прибавляется ксодержимому регистра 31 сигналом Ц ,Затем осуществляется запись кода уиз регистра 28 первого число-импульсного умкожителя 2 в ячейку у второго блока 9 памяти через коммутатор 6.Далее осуществляется запись в блок 9памяти через коьиутатор Я значениякода ви. Паиравлекие передачи обеспечивается сигналом 07,.После записи кода хв блок 9памяти микропроцессор 5 снова переходит в режим ожидания второго импульса, по которому повторяется работаустройства, т.е. сбрасываются в "0"регистры 28 и 32 число-импульсныхумножителей 2 и 7 и счетчик 4. Запускпрограммы микропроцессора 5 осуществляется через вектор прерывания, назначение которого продолжить программу (фиг. 2),Формула изобретения Контроллер измерительного преобразователя, содержащий первый число- импульсный умножитель, первый и в горой блоки памяти, Формирователь число- импульсного кода, счетчик, блок управления и фильтрации, первый коммутатор, информационный выход которого подключен к информационному входу первого число-импульсного умножителя и к информационному выходу первого блока памяти, адресный вход которого соединен с информационным выходом счетчика, счетный вход которого со9 15 единен с импульснымвходом первого число-импульсного умножителя и импульсным выходом формирователя число- импульсного кода, информационный вход которого подключен к информационным входам-выходам первого коммутатора блока управления и фильтрации и вто" рого блока памяти, вход начальной загрузки которого соединен с одноименным входом контроллера, а адресный вход второго блока памяти соединен с адресным выходом блока, управления и фильтрации, информационный вход-выход которого соединен с информационным входом-выходом контроллера, а с первого по третий управляющие входы подключены к первому по третий управляющим выходам формирователя число-импульсного кода, второй упраВ- ляющий вход которого подключен куправляющим входам первого число-импульсного умножителя, счетчика и к второму управляющему входу блока управления и фильтрации, первый и второй управляющие выходы которого соединены с первым и вторым управляющими входами Формирователя число- импульсного кода, третий управляющий выход блока управления и Фильтрации соединен с первым управляющим входом первого коммутатора, а вход управле,ния заниси-чтения второго блока памяти подключен к .четвертому управляюще 41632 10му выходу блока управления и фильтрации, о т л. и ч а ю щ и й с я тем,что, с целью упрощения устройстваи повышения точности восстановлениясигналов с измерительного преобразователя эа счет компенсации его статических и динамических погрешностей,в него введены второй коммутатоо и 1 О второй число-импульсный умножитель,импульсный вход которого подключенк импульсному входу первого числоимпульсного умножителя, информционный вход - к информационному выходу 15 первого коммутатора, информационныйвход которого соединен с выходом первого число-импульсного умножителя,а выход второго число-импульсногоумножителя является выходом результа та контроллера и подключен к информационному входу второго коммутатора,выход которого подключен к информационному входу контроллера, третийуправляющий выход блока управления 25 и фильтрации подключен к первому управляющему входу второго число-импульсного умножителя, второй управляющийвход которого подключен к пятому выходу блока управления и фильтрации, ЗО шестой управляющий выход которого соединен с вторым управляющим входомпервого коммутатора, а седьмой управляющий выход - с управляющим входомвторого коммутатора.