Логарифмический аналого-цифровой преобразователь

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИН 7146 06 С 7/24 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ 3: Ф(21) 3894894 (22) 06,05,8 (46) 15. 128 (71) Азербай и химии им. тноситсяной техни втома и мож Бюл. Мджанский институт неф .Азизбекова онно-изме стемах дл ю х(56)М -484М 840 вторское свидетельство 27, кл. С 06 С 7/24, 19 орское свидетельство СС 47, кл, С 06 С 7/24, 19 нных и ухпо(54)ВОЙ АРИФМИЧЕСКИЙ БРАЗОВАТЕЛЪ ОГО-ЦИФР 1 ил ОПИСАН ИК АВТОРСКОМ(57) Изобретениетике и вычислителбыть использовано в частности, в инительных и управляполучения цифровоифма входного напряретения являетсяприменения. Работа роисходит итера),при этом каждая стоит из двух тактов, программы коммутации реключателей,запипамяти блока синхроователь может рабоР личных режимах. Щ го значения логар жения. Целью изоб расширение области преобразователя п ционно (циклическиитерация всегда соВ зависимости от саннои в регистр Низации, преобраз тать в девяти раз17 1277146 10 Составитель И.ЗайРедактор А.Гулько ТехредИ.Ходанич Корректор,М,Самб а 669/44 . Тираж 671 Подписно ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва Ж, Раушская наб д,4/5Заказ венно-полиграфическое предприятие, г.ужгород, ул.Проектная роиз Ходы блока синхронизации подключены Соответственно к входу обнуления счетчика, управляющим входам второго и третьего переключателей,2, Преобразователь по п.1, о т - л и ч а ю щ и й с я тем, что блок синхронизации содержит регистр памяти, два элемента И-ИЛИ-НЕ и дид 4 еренцирующую цепочку, счетный вход триггера подключен к тактовому входу блока синхронизации, а прямой выход является первым выходом блока синхронизации, подключен к первым входам первого и второго элементовИ-ИЛИ-НЕ и через диФФеренцирующуюцепочку к второму выходу блока синхронизации, инверсный выход триггераподключен к вторым входам первого ивторого элементов И-ИЛИ-НЕ, третьии четвертые входы которых соединенысоответственно с первым, вторым итретьим, четвертым выходами регистра памяти, выходы первого и второгоэлементов И-ИЛИ-НЕ являются соответственно третьим и четвертым выходами блока синхронизации.12Изобретение относится к автоматике и вычислительной технике и можетбыть использовано, в частности, в информационно-измерительных и управляющих системах для получения цифровогозначения логарифма входного напряжения.Цель изобретения - расширение области применения.На чертеже изображена блок-схемалогарифмического аналого-цифровогопреобразователя.Преобразователь содержит переключатели 1-4, формирователь 5 экспоненты и логарифмирующий б диод, два масштабных резистора,7 и 8, операционныйусилитель 9, масштабный усилитель 10,интегратор 11, аналоговый запоминающий элемент 12, преобразователь 13напряжение - частота (ПНЧ), ключ 14,счетчик 15, регистр 1 б памяти, цифроаналоговый преобразователь 17 (ЦАП),блок 18 синхронизации и формирователь19 импульсов. Блок 18 синхронизациисодержит регистр памяти 20, триггер21, элементы 22 и 23 И-КИ-НВ, дифференцирующую цепочку 24.Работа преобразователя происходититерационно (циклически),при этомкаждая итерация всегда состоит издвух тактов. В зависимости от правилакоммутат)н переключателей 2 и 3 устройство работает в любом из следующих девяти режимов (программа коммутации переключателей 2 и 3 записывается в регистр 20 блока 18 сипхропизации, триггер 21 - триггер тактов).Рассматриваемые 9 режимов разбиты на 3 группы, по 3 реипла в каждой.Группа Л - логарифмические режим)х(В этой группе режимов устройство обеспечивает измерение (в логарифмической шкале) средних экспо-неептиальных средних и логарифмических средних величин для постоянныхи переменных сигналов произвол:ьнойфор) п 1.Рассмотрим первый режим устройства еВ исходном состоянии счетчик 15сброшен в ноль (далее сброс осуществляется автоматически), в регистр1 б записан код начального приближения,Первьпт такт - переключатели 1 и4 в верхнем положении, переключатели2 и 3 соответственно в верхнем и3 771462нижнем положениях (это положение пе-( реключателей 1-4 приведено на чертеке), При таком псложении переключателей 2 и 3 операционный усилитель 9 (вместе с формирователем 5 экспоненты и резистором 8) становится экспоненциальным решающим усилителем, экспоненциально усиливая входное напряжениеПроизводится интегрирование (по вычитающему входу блока 11) напряжения г с выхода ЦАП 17 в течение интервала времени Тт(где х - начальное напряжение ино. тегратора;г - выходное напряжение ЦАП17;, равное преобразуемомукоду на входе ЦАП;7 - коэФФициент передачи масштабного усилителя 10;25- коэффициент передачи инитегратора 11;и р - соответственно мультипликативная и аддитивная погрешности,Аналоговый запоминающий элемент3012 находится в режиме хранения (старого значения), импульсы ПНЧ 13 через открытьп( ключ 14 в течение всего первого такта поступают в счетчик15, образуя код г,35На этом первый такт заканчивается,Второй такт - переключатели 1 и4 переводятся в нижнее положение,переключатели 2 и 3 также в нижнемположении. При таком положении переключателей 2 и 3 операционный усилитель 9 становится обычным масштаб 45ным усилителем, коэффициент передачикоторого равен отношению сопротивлений резисторов 8 и 7 (в нашем случае указанный коэффициент равен 1,так как ч. = Е). Производится интегрирование (по суммирующему входу50,интегратора 11) измеряемого входногосигнала х(С.) в течение того же интервала времени ТТх, = х - 7 +Х) (х55 1 а Тоогде х, - новое улучшенное приближение на выходе интегра,ора.5Аналогичный запоминающий элемент 12 открыт - в течение всего второго такта выходное напряжение интегратора 11 непрерывно записывается в аналоговый запоминающий элемент 12На этом одна итерация заканчивается. По ее окончании на выходе ПНЧ 13 получаем новое, уточненное значение частоты Х,. Вторая итерация проводится полностью аналогично первой.Первый такт - переключатели 1 и 4 переводятся в верхнее положение, переключатели 2 и 3 соответственно в верхнем и нижнем положениях.Код г из счетчика 15 переписыва ется в регистр 16, после чего импульсом дифференцирующей цепочки 24 счетчик 15 сбрасывается в ноль., Производится интегрирование напряжения г, с выхода ЦАП 17 в течение интервала Т Тх, -1 (+а 0 сеср 1,50 огде х- напряжение на выходе интегратора, полученное после первой итерации.Импульсы ПНЧ 13 через открытыйключ 14 в течение всего первого такта поступают в счетчик 15, образуяновыи код г.Второй такт - переключатели 1 и4 переводятся в нижнее положение,40переключатели 2 и 3 также в нижнемположении.Производится интегрирование измеряемого входного сигнала х(с) в течение того же интервала времени ТТ 45х=х, - у (+д):е Й +Я+т(1+Ы) кх(с) с 11 (2)Огде х - новое, улучшенное приближение на выходе интегратора 11.Аналоговый запоминающий элемент12 открыт - в течение всего второго такта напряжение с выхода интегратора 11 непрерывно записывается в аналоговый запоминающий элемент 12. На выходе ПНЧ 13 поступает новое, уточненное значение частоты ГНа этом вторая итерация закончена. Все последующие итерации проводятся аналогично описанному. В результате через п итераций, как следует из (1) и (2);получаемтх =х - У се" ЙСо- (+ш) кх(с) а(3)0где х - выходное напряжение интегратора 11 на п-й итерации;г - код, записанный в регистре16.С ростом числа итераций величиных и хвсе ближе и ближе подходятк своему установившемуся значениюх .,В пределе, в установившемся режиме, выходная величина интегратора11 от итерации к итерации не меняется, т.е. х = х , = х . Как следуетиз алгоритма (3), выражение в фигурных скобках равно нулют т(1+сс) 1 с ейс - (1+Ы) 1 сх(с)о ойс = 0 (4)гдег - код в регистре 16 в установившемся режиме,Из (4) следуетТ тг+е с 1 с = х с 1 с, (5)О от.е. в установившемся режиме отрицательные приращения выходной величиныинтегратора 11 в первом такте равныположительным приращениям во второмтакте. При этом, как следует из (5),аддитивные и мультипликативные погрешности блоков корректируются ине входят в окончательный результат.гВынося в (5) еза знак интегралаТи учитывая, чтоЙТ = Т, окончательно получаемТг = 1 п-- х(с) йс (7)г 1оТаким образом, в установившемся режиме выходная величина всего устройства равна интегральному среднемузначению в логарифмической шкале.Для постоянных входных величин хиз (7) имеем г = 1 пх, что соответствует режиму уСтройства-прототипа., 127 146На этом анализ и описание перво- го режима работы завершены.Рассмотрим второй режим устройства. Измерение экспоненциальных средних в логариФмической икале.В исходном состоянии счетчик 15 сброцен в ноль, а в регистр 16 записан код начального приближения гПереключатели 2 и 3, задающие режим работы всего устройства, на все время работы установлены соответственно в верхнее и нижнее полох(ения.Работа устройства происходит итерационно, при этом каждая итерация, как и ранее, состоит из двух тактов,Первый такт - переключатели 1 и 4 вновь в верхнем положении. Производится интегрирование напряжения г, с выхода ЦАП 17 в течение интервала времени Ток - У(1+Ы) 1 се" Й: )ьсАналоговый запоминающий элемент 12находится в режиме хранения старо.го значения. Импульсы ПАЧ 13 черезоткрытый ключ 14 (в течение всегопервого такта) поступа)от в счетчик15, образуя новый код г(Второй такт - переключатели 1 и4 переводятся в нижнее положение.Производится интегрирование (по суммирующему входу блока 11) измеряемого входного сигнала в течение тогоже интервала времени ТТох = х - УГ(1)-с.) 1 с е(1 С1 о ио(7)огде х - новое, улучшенное приближение на выходе интегратора 11,Аналоговый запомийающй элемент12 открыт - выходное напряжение интегратора 11 непрерывно переписывается в блок 12. По,окончании второготакта (и одной итерации в целом)на выходе ПАЧ 13 получаем новое,уточненное значение частоты,Вторая итерация проводится г;олностью аналогично первой.Первый такт - переключатели 1 и4 в верхнем положении. Код г), изсчетчика 15 переписывается в регистр16, после чего импульсом диф(еренциальной цепочки 24 счетчик 15 сбрасывает(я в нольПроизводится ин тегрирование напряжения г с выходаЦАП 17 в течение интервала времени Т На этом вторая итерация завершена. Проводя все последующие итерации аналогично описанному (7) и (8),получим для и-й итерации7х =- х, -) (1+с) 1 с,е (1 -Тхао35 - (1+(,) 1 с е (1) (9)С ростом числа итераций х -+х )-хВ установившемся режиме выходная величина интегратора 11 от итерации китерации не меняется: х = х=хКак следует из (9), это означает равенство нулю вьражения в (1)игурныхскобках в (9)Т Т(г ) - код в регистре 16 в устано-.фвившемся режиме), Вынося в (11) е55 за знак интеграла и учитывая, что(12) 5 х, - у+Ф)с, е Й+р.1ОИмпульсы ПНЧ 13 через ключ 14 поступают в счетчик 15, образуя новыйкод г1 Второй такт - переключатели 1 и4 переводятся в нижнее положение.Производится интегрирование входного сигнала в течение интервала времени Т15Тх = х -В 1 (1+сО 1 с е (1 С2 иТх с а(1+) 1 с е с 1 Т (8)оАналоговый запоминающий элемент 12открыт - выходное напряжение интегратора 11 в течение всего второготакта непрерывно записываются вблок 12. На выходе ПНЧ 13 получаем 25 новое уточненное значение часто- ты(17) Группа Б - антилогарифмические50 режимы,Таким образом, в установившемся режиме выходная величина всего устройства равна экспоненциальному среднемузначению х(с) в логарифмическойшкале,При этом, как следует из (10), (11) 5и (12), аддитивные и мультипликативные погрешности блоков исключаю; -ся и не входят в окончательный результат.Третий режим. Измерение логариф 10мических средних в логарифмическойшкале.Вновь в исходном состоянии счетчик 15 сброшен в ноль, а в регистр16 записан код начального приближения к.Переключатели 2 и 3, задающиережим работы всего устройства, напервом такте каждой итерации нахо - 20дятся соответственно в верхнем инижнем положениях, а на втором так- "те каждой итерации меняют свое положение на противоположное,Первый такт - переключатели 1 и 254 в верхнем положении. Переключатели 2 и 3 соответственно в верхнем и нижнем положениях.Производится интегрирование напряжения я с выхода ЦАП 17 в течеоние интервала времени Ттх -1111+) Е, ) е ЙпоИмпульсы ПНЧ 13 через ключ 14поступают в счетчик 15, образуя35новый код г)Второй такт - переключатели 1 и4 в нижнем положении, переключатели 2 и 3 соответственно в нижнем и 40верхнем. Благодаря такому положению переключателей 2 и 3, операционный усилитель 9 превращается влогарифмический усилитель.Производится интегрирование (посуммирующему входу блока 11) изме(ряемого входного сигнала х(с) в течение интервала Ттх = х -7(1+Ы) 1 с,1 ес 1 с + р 1 +Т(1+сс) 1 с 1 п х(с) с 1 е (13)оВ течение всего второго такта выходное напряжение блока 11 переписывается в аналоговый запоминающий элемент 12. На выходе ПНЧ 13 получаем новое, уточненное значение частоты ГНа этом первая итерация завершена, вторая итерация проводится аналогично первой, в результате чего, как следует из (13), получим тгх у 111+) ),О) еЙПто(1+е) )е) 1 п х(п) Йп) 114)о Осуществляя все последующие итерациипаналогично описанному, получим для и-й итерациитх = х - У 1(1+сО 1 с 1 е" с 1 с(1+ос) 1 се с 1 - (1+К) 1 с,0 О1 п х с 1 = 0 (16) Из (16) следует т т е с 1 С = 1 п х(С) с 1 й 0 0Отсюда, окончательно, получаем т1 п -- 1 п хс 1 (18)Т0 Таким образом, в рассматриваемомтретьем режиме работы выходная величина всего устройства равна логарифмическому среднему значению х(С)в логарифмической шкале. При этом,как следует из (16), (17) и (18),адцитивные и мультипликативные погрешности блоков вновь корректируются и не оказывают влияния на окончательный результат. В этой группе режимов устройство обеспечивает измерение средних,экспоненциальных средних и логарифмических средних величин постоянных и переменных сигналов произвольной формы. При этом получаемые результаты представлены в антилогарифмической (экспоненциальной) шкале.(22) Четвертый режим устройства. Измерение средних в антилогарифмической шкале,Исходное состояние счетчика 15 и регистра 16 такое же, как и в предыдущих режимах.Переключатели 2 и 3, задающие режим работы всего устройства, устанавливаются в первом такте каждой итерации в нижнее и верхнее положение (соответственно), а на втором такте каждой итерации - оба переключателя в нижнем положении.Рассмотрим сразуп-ю итерацию (все предыдущие итерации проводятся аналогично).Первый такт - переключатели 1 и 4 в верхнем положении, переключатели 2 и 3 соответственно в нижнем и верхнем положениях.Операционный усилитель 9 становится логарифмическим усилителем. Производится интегрирование напряжения с выхода ЦАП 17 тх, -) (1+а) ),1. г)г + ),оИмпульсы ПНЧ 13 через открытый ключ 14 поступают в счетчик 15, образуяновый код кВторой такт - переключатели 1 ив нижнем положении, переключатели 2 и 3 тоже в нижнем положении.Операционный усилитель 9 работает как масштабный усилитель (повторитель). Производится интегрирование входного сигнала х(е) (по суммирующему входу блока 11)тх= х, - сг(1+ы) 1 с, 1 п к с 1 с +Р 1+т о+С)с (1+а.) 1 схсг) с)г +11)о Тх х, - Ус 1+сС) 1 ссп г с)гтоСас 1) )С,Х 1 г) Йг) С 1 г)оПолученный алгоритм описывает работу устройства на всех итерациях и = =0,1,2, . На выходе ПНЧ 13 получаем новое значение частоты. С ростом и выходная величина интегратора 11 стремится к установившемуся значению х . В установившемся режиме х = х .,= х при этом, как следует из (19), выражение в фигурных скобках в (19) равно нулю теперь, вынося 1 п з за знак интеграла и учитывая, чтос)е = Т, окончательно имеем отк)сйк+= е 15- апгс 1 п--х 1 С) с 1 С)о Выражение (22) показывает, что выходная величина устройства в этом 20 режиме работы равна интегральномусреднему значению х(С) в антилогарифмической шкале. Как следует из(20), (21) и (22) аддитивные и мультипликативные погрешности блоков,как и ранее, корректируются и невходят в окончательный результат.Пятый режим устройства. Измерение экспоненциальных средних в антилогарифмической шкале.30 Исходное состояние - счетчик 15сброшен в ноль, в регистре 16 записан код начального приближения к,Переключатели 2 и 3, задающиережим работы всего устройства, устанавливаются в первом такте каждойитерации в нижнее и верхнее положение (соответственно), а во второмтакте меняют свое пол:ожение на про"тивоположное.40 Рассмотрим и-ю итерацию.Первый такт - переключатели 1 и4 в верхнем положении, переключатели 2 и 3 соответственно в нижнем иверхнем. Операционный усилитель 9 45 работает в режиме логариф)мическогоусилителя.Производится интегрирование напряжения я с выхода ЦЛП 17ьТ50 х, - Сс С 1 ссС) 1 с 1 п г дг +1 с)оИмпульсы ПНЧ 13 поступают в счетчик15, образуя новый код кВторой такт - переключатели 1 и4 в нижнем положении, переключатели2 и 3 соответственно в верхнем инижнем. Операционный усилитель 9 работает в режиме экспоненциальногорешающего усилителя.12 Производится интегрирование входного сигнала х(Т )т1 е е,Ое е(е)+ц(1+д) 1 с е йс (23)оАлгоритм (23) описывает работу устройства на всех итерациях и = О, 1, 2 Р ..На выходе ПНЧ 13 новое значение частоты Г . С ростом числа итераь 4-1ций и выходная величина блока 11 стремится к установившемуся значениюх . В пределе х =х =х", а из (23) имеемт)Отсюда следуетт т1 п 2" 1 = е, 1. (2о 0теперь, вынося 1 п 2 За Знак ин рала, окончательно получаемт2=Е О Отсюдатег - З 0т т1 П 2 ЙС = 1 п х(1) ЙС юоВновь вынося 1 п г за знак интеграла, получаемЖ) З 5 - , 1.,(е) О 1г = е Таким образом,код 2 " в регястре 16 равен экспоненциальному среднему значению х(с) в антилогарифмической шкале. При этом погрешности блоков, как и ранее, корректируются.Шестой режим. Измерение логарифмических средних в антилогарифмической шкале.Исходное состояние всех блоков такое же, как и в других режимах,(27) Переключатели 2 и 3, задающие режим работы устройства на все время работы, устанавливаются соответственно в нижнее и верхнее положения. Операционный усилитель 9 работает в режиме логарифмического усилителя. Рассмотрим и-ю итерацию.Первый такт - переключатели 1 и 50 Как и в рас дитивные и ости блоко кон входят в (27),Группа В этой во обеспе верхнем положении Производится интег жения 2 с выхода ование на 1 Г )(ЖИмпульсы ПНЧ 13 поступают в счетчик17, образуя код 2Второй такт - переключатели 1 и4 в нижнем положении. Производитсяинтегрирование входного сигнала х(С)тх = х -1.У (1+8) 1 1 п 2 дС т(1+о) 11 п х(С) 1 с . (26)оПолученный алгоритм описывает работу устройства при всех п=0,1,2С ростом числа итераций устройство стремится к установившемуся режиму. В пределе х) = х ,= х, какследует из (26), выражение в фигурных скобках равно нулют25= апЕ 1 п )Тп х.) 1Т о40что соответствует логарифмическомусреднему значению в антилогарифмической шкале. Заметим, что выражение(27) представляет собой аналог сред него геометрического для непрерывных сигналовт1- (еЬХЖс 1 М 1 н(Х Х Ль)т 1е "о=е е отренных режимах, адльтипликативные погрешкорректируются и нечательный результат В - линейные режимы.группе режимов устройстивает измерение средних,(29),экспоненциальных средних и логарифмических средних значений постоянных и переменных сигналов произвольной фоРмы. При этом получаемые результаты представлены в обычной (линейной) шкале.Седьмой режим. Измерение средних значений в линейной шкале.Исходное состояние как и в других режимах. Переключатели 2 и 3 на всех итерациях в нижнем положении.Операционный усилитель 9 работает как повторитель.Рассмотрим и-ю итерацию.Первый такт - переключатели 1 и 4 в верхнем попожеиии.Интегрирование по вычитающему входу блока 11 Т гох - 1 у 11 еЙ) 1 сх Йс +(11Импульсы ПНЧ 13 поступают в счетчик 15, образуя новый код кВторой такт - переключатели 1 и 4 в нижнем положении,Интегрирование х(1:) по суммирующему вхоцу блока 11 оС ростом числа итераций х - х - хУс ссФ 1В установившемся режиме, как следует из (28), имеемт(1+о) Кв, а -о т 40 - (1+Й) 1 с1 с) Йс = ю,оОтсюда после очевидных преобразований получаем45 Выражение (29) определяет известное интегральное среднее, являющееся 50 аналогом среднего арифметического для непрерывных сигналов. Для постоянных измеряемьж величин х(с) = х= = сапз 1; рассмотренный, режим дает г=,я , т.е. стандартное аналого-цифровое преобразование в линейной шкале. При этом погрешности блоковвновь корректируются и не входят в 14Восьмой режим. Измерение экспохненциальных средних в линейной шкале,Исходное состояние без изменений. Переключатели 2 и 3 устанавливаются на первом такте каждой итерации оба в нижнее положение на втором такте соответственно в верхнее и нижнее положение.Рассмотрим и-ю итерацию.Первый такт - переключатели 1 и 4 в верхнем положении.Интегрирование по вычитающему входу интегратора 11Тх, -1 М (1+а) К , а +Р 1.о Импульсы ПНЧ 13, поступая в счетчик 15, образуют новый кад к(1(+ 1Второй такт - переключатели 1 и 4 в нижнем положении. Благодаря переключателям 2 и 3 операционный усилитель 9 работает в режиме экспоненциального решающего усилителя.Интегрирование по суммирующему входу интегратора 11 1=х,-У (1+с 0 К е а -хЫс 1 се) 1 се Йс . (ЗЮ)оС ростом числа итераций устройствостремится к установившемуся режиму,в котором х, = х х- х , что, какследует из (30), означаетТ11 ссс) 1 с, ) е" Йс -х(ю)11 ссС) 1 с,е ЙС = Ю. Отсюда, сокращая (1.с) 1:; и выносяФ 11к за знак интеграла, окончательнаполучаемт Выражение (31) и есть йскамое экспоненциальное среднее значение сигнала х.Девятый режим. Измерение логарифмических средних в линейной шкале,Исходное сос гояние - без изменений. Переключатели 2 и 3 устанавливаются на первом такте каждой итерации оба в нижнее положение, а на варой соответственно в нижнее и верхнее.Рассмотрим и-к) итерацию.Первый такт - переключатели 1 и 4 в верхнем положении. Интегрирование по вычитающсему входу интегратора 11 Т. х - ГУ (1+1 к 2 сс +/33 оИмпульсы ПНЧ 13 образуют в счетчике 15 новый код г, .Второй такт - переключатели 1 и 4 в нижнем положении. Операционный усилитель 9 благодаря переключателям 2 и 3 переведен в режим экспоненциального усилителя.Интегрирование по суммирующему входу блока 11т х = х - У)11+х) )с х дст11+х) )с 1 с хсс) Йс ) . 131)ОИз (31) для установившегося режимаработы устройства получаемТ(1+Ы) 1 с,1 п х с 1 с = О . оОтсюда, после очевидных упрощений,окончательно получаемТ 12ТО 1 п х с 1, (32) Форм. ла изобретения 551. Логарифмический аналого-цифровой преобразователь, содержащий-первый переключатель, подключенный.первым сигнальным входом к информационЗаметим, что аддитивные и мультипликативные погрешности блоков вновь корректируются и не оказывают влияния на окончательйый результат.Таким образом, как следует из приведенного описания режимов рабо ты, устройство обеспечивает измерение девяти различных интегральных характеристик постоянных и переменных сигналов произвольной формы, .в числе которых среднее (интегральное), 45 экспоненциальное среднее и логарифмическое среднее входных измеряемых сигналов, При этом результат измерений может быть представлен в любой из трех (выбираемых по желанию)50 шкал - линейной, логарифмической и антилогарифмической. ному входу преобразователя, а выходом - к входу формирователя экспоненты, аналоговый запоминающий элемент,выход которого через последовательно соединенные преобразователь напряжение - частота и ключ соединен сосчетным входом счетчика, выход которого соединен с информационным входом регистра памяти, соединенноговыходом со входом цифроаналоговогопреобразователя, формирователь импульсов, вход которого соединен сшиной напряжения питающей сети, авыход - с тактовым входом блока синхронйзации, первый выход которогосоединен с управляющим входом ключаи управляющим входом аналогового запоминающего элемента, о т л и ч а ющ и й с я тем, что, с целью расширения области применения, в него введены логарифмирующий диод, два масштабных резистора, второй, третий ичетвертый переключатели, операционный усилитель, масштабный усилительи интегратор, выход которого соединен с информационным входом аналогового запоминающего элемента, а прямой и инверсный входы соединены ссоответствующими выходами четвертого переключателя, информационныйвход которого соединен с выходоммасштабного усилителя, соединенноговходом с выходом операционного усилителя и выходом третьего переключателя, сигнальные входы которогосоединены с катодом логарифмического диода и первым выводом второгомасштабного резистора, второй выводкоторого соединен с анодом логарифмирующего диода и инвертирующим входом операционного усилителя, соединенного с выходом второго переключателя, сигнальные входы которогосоединены с выходом формирователяэкспоненты и первым выводом первогомасштабного резистора, второй выводкоторого соединен с выходом первогопереключателя, второй сигнальныйвход которого соединен с выходомцифроаналогового преобразователя,неинвертирующий вход операционногоусилителя подключен к шине нулевогопотенциала, первый выход блока синхронизации подключен к управляющимвходам первого и четвертого переключателей, управляющему входу аналогового запоминающего элемента ивходу разрешения записи регистра памяти, второй, третий и четвертый вы